AD14060/AD14060L
JTAG测试访问端口和仿真
5V
参数
时序要求：
t
TCK
TCK周期
t
STAP
TDI ， TMS TCK安装前高
t
HTAP
TDI ， TMS TCK保持高后
t
时尚元素
系统的输入设置TCK前低
1
t
HSYS
系统的输入保持TCK后低
1
t
TRSTW
TRST
脉宽
开关特性：
t
DTDO
TDO延迟从TCK低
t
dSYS
系统的输出延迟TCK后低
2
民
t
CK
5
6
8
18.5
4t
CK
13
20
最大
民
t
CK
5
6
8
19
4t
CK
3.3 V
最大
单位
ns
ns
ns
ns
ns
ns
13
20
ns
ns
笔记
1
系统输入=数据
47-0
， ADDR
31-0
,
RD ， WR ，
ACK ，
SBTS ， SW ， HBR ， HBG ， CS ， DMAR1 ， DMAR2 ， BR
6-1
， RPBA ，
IRQ
2-0
， FLAG2-0 ， DR0 ， DR1 ， TCLK0 ，
TCLK1 ， RCLK0 ， RCLK1 ， TFS0 ， TFS1 ， RFS0 ， RFS1 ， LxDAT
3-0
， LxCLK ， LxACK ， EBOOT ， LBOOT ，
BMS ，
CLKIN ，
复位。
2
系统输出=数据
47-0
， ADDR
31-0
,
MS
3-0
,
RD ， WR ，
ACK ， PAGE ， ADRCLK ，
SW ， HBG ，
REDY ，
DMAG1 ， DMAG2 ， BR
6-1
,
注册会计师，
旗
2-0
， TIMEXP ， DT0 ，
DT1 ， TCLK0 ， TCLK1 ， RCLK0 ， RCLK1 ， TFS0 ， TFS1 ， RFS0 ， RFS1 ， LxDAT
3-0
， LxCLK ， LxACK ，
BMS 。
t
TCK
TCK
t
STAP
TMS
TDI
t
HTAP
t
DTDO
TDO
t
时尚元素
系统
输入
t
HSYS
t
dSYS
系统
输出
图25. IEEE 11499.1 JTAG测试访问端口
–36–
REV 。一
