AD1376/AD1377
操作描述
在收到CONVERT START命令， AD1376 /
AD1377转换的电压在其模拟输入转换为等价
借出的16位二进制数。这个转化是如
如下： 16位逐次逼近寄存器（SAR ）有
其16位的输出连接到两个设备位输出管脚
和反馈DAC所对应的位输入。该
模拟输入被连续地比较，反馈DAC
输出，一次一击（高位在前，低位在后） 。决定
保持或拒绝每一位，然后在完成每一个制作
位比较周期，取决于compara-的状态
TOR在那个时候。
增益调整
在这两种调节电路，固定电阻器连接到引脚27
应靠近该引脚以保持引脚连接
运行短。比较器输入引脚27是相当敏感的克斯特
最终的噪声拾取，应该由模拟常见的看守。
定时
增益调节电路由一个100 PPM /°C的电位器
跨接
±
V
S
其滑块通过连接
300 kΩ的电阻器的增益调整引脚29 ，见图4 。
如果没有外部调整功能需要，引脚27 （偏移形容词）和
引脚29 （增益ADJ ）可以悬空。
的时序图如图7所示。接收一个CON-的
VERT START信号置位状态标志，指示转换
锡永正在进行。这，反过来，去除施加在禁止
受门控时钟，允许它通过17个循环来运行。所有
SAR并行位，状态触发器，和IN的门控时钟
hibit信号上CONVERT的后缘初始化
启动信号。在时间t
0
, B
1
复位和乙
2
–B
16
设置不整合
ditionally 。在t
1
的第1位判定的情况下（保持）和第2位是
无条件地复位。该序列继续，直到第16位
（ LSB ）的决定（保持）是由在t
16
。状态标志复位，
这表明转换完成，而水货
输出数据是有效的。复位状态标志的还原
门控时钟禁止信号，迫使时钟输出到低
逻辑“0”状态。需要注意的是，时钟保持为低电平，直到下一个
转换。
相应的并行数据位变为有效的同
正向时钟边沿。
图4.增益调整电路（
±
0.2 ％ FSR ）
偏移调整
调零电路由一个100 PPM / ℃的电位器
跨接
±
V
S
其滑块通过连接
1.8 MΩ电阻比较器的输入引脚27的所有范围。如
如图5所示，该固定电阻器的容差不
关键的，且具有碳组合物的类型通常是足够的。
使用具有-1200 PPM /°C的碳质电阻
温度系数的贡献最坏情况偏移温度系数的32 LSB
14
61 PPM / LSB
14
为1200ppm / ℃= 2.3 ppm的/℃的FSR的，如果
OFFSET ADJ电位被设定在其调整的任一端
换货范围。由于所需的最大偏移量调整
通常不超过
±
16 LSB
14
，使用碳成分
偏置电阻总结典型贡献不超过
1 PPM /°C的FSR的偏移量的温度系数。
图7.时序图（二进制代码
0110011101111010)
数字输出数据
图5.偏移调整电路（
±
0.3 ％ FSR ）
另一种失调调整电路，这有助于忽略不计
偏移温度系数，如果金属膜电阻器（温度系数<100 PPM / ° C）的
使用中，示于图6 。
无论是从TTL存储寄存器并行和串行数据是在
负现原形（逻辑“1” = 0 V和逻辑“0” = 2.4 V） 。
并行数据输出编码是互补的二进制文件
单极性范围和双极互补偏移二进制
范围。并行数据才变得有效，至少20纳秒
状态标志返回到逻辑“0” ，从而允许并行的数据
转移到的时钟上的“1”到STA-的“0”过渡
TUS标志（参见图8） 。
图6.低温度系数调零电路
图8. LSB为有效状态低
–4–
版本B
