12
13
22
14
VSS
主复位
发送时钟在
V
DD
输出禁止
24
16
÷
6 OUT
÷2
÷6
性格
前
17
15
双极ONE OUT
双极性归零
23
编码器
时钟
位
计数器
21
发送
数据
2
18
19
20
SYNC
SELECT
发送
DATA IN
编码器
启用
编码器
移
时钟
注：所有引脚都为24引脚DIP & Flatpak
图2 ：编码器框图
单极DATA IN
双极之一
双极零
8
7
6
过渡
FINDER
性格
识别码
3
10
4
获取数据
命令/数据同步
串行数据输出
解码器时钟
5
同步
比特率
时钟
奇偶
查
1
有效字
主复位
13
9
解码器移位时钟
解码器复位
11
位计数器
注：所有引脚都为24引脚DIP & Flatpak
图3 ：解码器框图
艾法斯电路技术
2
SCD15530 REV B 99年7月28日纽约州Plainview的（ 516 ） 694-6700
