飞利浦半导体
产品speci fi cation
XGA双输入佛罗里达州的面板控制器
7.17.12 A
可调式输出延迟
SAA6713H
每一个输出引脚，除了PWM引脚，可延迟。延迟增量为0.36纳秒。编程值是5位宽
（见表61）。
表61
数据输出映射
注册
OI_INVA_DEL
OI_INVB_DEL
OI_PAD
OI_PBD
OI_PCD
OI_PDD
OI_PED
OI_PFD
OI_CTRL1
OI_G0BD
OI_G1BD
OI_G2D
OI_G3D
OI_G4D
OI_G5D
OI_G6D
OI_G7D
OI_G8D
OI_G9D
7.17.13 P
ULSE宽度调制
可用于产生脉冲宽度调制信号
亮度控制面板。的脉冲宽度和
预分频器的值可被编程。该PWM可
同步用的H -栅极。逻辑极性可
反转。
PWM的运行与系统时钟，并且可以被划分
由预分频器。一时间取决于256个周期。
配置寄存器为PWM是OI_PWM0
和OI_PWM1 。
7.17.14 R
ESET行为
硬件复位强制所有真正的双向引脚（ PAX ，
程控交换机， PCX ， VCLK ， VSYNC ， SDA和HSDA ）输入。其
输出功能必须通过软件来显式地调用。
CSG2 / A0和CSG4 / A1输入硬件中
复位锁存配置中的数据，并切换到
输出硬件复位后。
2004年4月5日
88
位
inversion_A_pin_delay [4 ：0]的
inversion_B_pin_delay [4 ：0]的
pin_delay [4 ：0]的
pin_delay [4 ：0]的
pin_delay [4 ：0]的
pin_delay [4 ：0]的
pin_delay [4 ：0]的
pin_delay [4 ：0]的
PCLK_pin_delay [4 ：0]的
pin_delay [4 ：0]的
pin_delay [4 ：0]的
pin_delay [4 ：0]的
pin_delay [4 ：0]的
pin_delay [4 ：0]的
pin_delay [4 ：0]的
pin_delay [4 ：0]的
pin_delay [4 ：0]的
pin_delay [4 ：0]的
pin_delay [4 ：0]的
8
INVA
INVB
PA
PB
PC
PD
PE
PF
PCLK
CSG0
CSG1
CSG2
CSG3
CSG4
CSG5
CSG6
CSG7
CSG8
CSG9
边界扫描测试
产量
该SAA6713H有内置的逻辑和5个专用引脚
支持边界扫描测试，允许电路板测试
无需特殊硬件（指甲） 。该SAA6713H如下
该
“ IEEE标准。 1149.1 - 标准测试访问端口和
边界扫描结构“
联合测试行动设置
组（JTAG）由飞利浦主持。
5个特殊的引脚为：测试模式选择（ TMS ） ，测试
时钟（ TCK ） ，测试复位（ TRST ） ，测试数据输入（ TDI ）
和测试数据输出（TDO） 。
边界扫描测试（ BST ） BYPASS功能，
EXTEST ， INTEST ， SAMPLE， CLAMP和IDCODE都
支持（见表62 ） 。有关详细信息
JTAG BST-试验所用的规范中找到
“ IEEE标准。 1149.1 “ 。
某个文件包含详细的边界扫描描述
语言（ BSDL ）的SAA6713H的说明
可根据要求提供。
