6277
8位串行输入，
恒流
锁存LED驱动器
引脚说明
号航站楼
1
2
3
4
5
6
7-14
15
16
17
18
19
20
终端名称
逻辑地
在串行数据
时钟
LATCH ENABLE
HIGH / LOW
（目前）
电源地
OUT
0-7
电源地
OUTPUT ENABLE
串行输出
2
串行输出
1
R
EXT
逻辑电源
功能
参考端子用于控制逻辑。
串行数据输入到移位寄存器。
对于上升沿数据移位时钟输入端。
数据选通输入端;串行数据被锁存高电平输入。
对于编程的电流等级100 ％逻辑低电平;
逻辑高电平的编程电流值的50％ 。
地面上。
八电流吸收输出端子。
地面上。
当（活动）为低电平时，输出驱动器被启用;高时，所有输出
驱动程序被转到OFF（消隐） 。
的CMOS串行数据输出（时钟下降沿）。
CMOS串行数据输出（在时钟的上升沿）
以下移位寄存器。
在这个终端的外部电阻确定了输出电流为所有宿
驱动程序。
(V
DD
）逻辑电源电压。
一般为5 V.
这里介绍的产品是一个或多个下制造
美国专利和美国专利正在申请中。
Allegro MicroSystems公司保留作出正确的，从时间到
时间，这种偏离从细节规格可能
以允许在性能，可靠性改进所需要，或者
制造它的产品。前下订单，用户
警告验证信息被依靠的是最新的。
Allegro产品不授权使用的关键部件
未经明确的书面批准生命支持设备或系统。
此处包含的信息被认为是准确和
可靠的。然而， Allegro MicroSystems公司不承担任何responsi-
相容性供其使用;也不对任何专利或其他权利的
第三方可能导致其使用。
www.allegromicro.com
9
