6275
8位串行输入，
恒流
锁存LED驱动器
V
DD
V
DD
IN
IN
DWG 。 EP- 010-7
DWG 。 EP- 010-6
输出使能（低电平有效）
V
DD
LATCH ENABLE
VDD
IN
OUT
DWG 。 EP- 063-1
DWG 。 EP- 010-5
时钟和串行数据
真值表
串行
移位寄存器的内容
数据时钟
输入输入我
1
I
2
I
3
... I
N-1
I
N
H
L
X
H
L
R
1
R
2
...
R
1
R
2
...
R
N-2
R
N-1
R
N-2
R
N-1
R
N-1
R
N
X
X
串行锁存器
数据启用
输出输入
R
N-1
R
N-1
R
N
X
P
N
L
H
R
1
R
2
R
3
...
P
1
P
2
P
3
...
X
L =低逻辑电（电压）电平
H =高逻辑电（电压）电平
X
X
...
锁存器的内容
I
1
I
2
I
3
...
串行数据输出
I
N-1
I
N
产量
启用
输入
输出内容
I
1
I
2
I
3
... I
N-1
I
N
R
1
R
2
R
3
...
X
X
X
...
R
N-1
R
N
P
N-1
P
N
X
X
L
H
P
1
P
2
P
3
... P
N-1
P
N
H H H ... H
R =以前的状态
H
P
1
P
2
P
3
...
P
N-1
P
N
X =无关
P =现状
www.allegromicro.com
3
