位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1087页 > A54SX16A-FFG208 > A54SX16A-FFG208 PDF资料 > A54SX16A-FFG208 PDF资料3第46页
SX -A系列FPGA
表2-21
A54SX16A时序特性
（最坏情况下的商业条件，V
CCA
= 2.25 V
,
V
CCI
= 3.0 V，T
J
= 70°C)
-3速度
参数
描述
-2速度
速度-1
标准。速度
-F速度
分钟。马克斯。分钟。马克斯。分钟。马克斯。分钟。马克斯。分钟。马克斯。单位
C-细胞传播延迟
1
t
PD
内置阵列模块
0.9
1.0
1.2
1.4
1.9
ns
预测布线延迟
2
t
DC
t
FC
t
RD1
t
RD2
t
RD3
t
RD4
t
RD8
t
RD12
FO = 1路由延迟，直接
CONNECT
FO = 1路由延迟，快速连接
FO = 1路由延迟
FO = 2路由延迟
FO = 3路由延迟
FO = 4路由延迟
FO = 8路由延迟
FO = 12路由延迟
0.1
0.3
0.3
0.4
0.5
0.7
1.2
1.7
0.1
0.3
0.3
0.5
0.6
0.8
1.4
2
0.1
0.3
0.4
0.5
0.7
0.9
1.5
2.2
0.1
0.4
0.5
0.6
0.8
1
1.8
2.6
0.1
0.6
0.6
0.8
1.1
1.4
2.5
3.6
ns
ns
ns
ns
ns
ns
ns
ns
R-小区定时
t
RCO
t
CLR
t
预设
t
SUD
t
HD
t
WASYN
t
RECASYN
t
HASYN
t
MPW
连续时钟到Q
异步清除到Q的
异步预置到Q
触发器的数据输入建立
触发器的数据输入保持
异步脉冲宽度
异步恢复时间
异步移走时间
时钟最小脉冲宽度
0.7
0.0
1.3
0.3
0.3
1.4
0.6
0.5
0.7
0.8
0.0
1.5
0.4
0.3
1.7
0.7
0.6
0.8
0.9
0.0
1.6
0.4
0.3
1.9
0.8
0.6
0.8
1.0
0.0
1.9
0.5
0.4
2.2
0.9
0.8
1.0
1.4
0.0
2.7
0.7
0.6
3.0
1.3
1.0
1.4
ns
ns
ns
ns
ns
ns
ns
ns
ns
输入模块传输延迟
t
INYH
t
INYL
t
INYH
t
INYL
t
INYH
t
INYL
t
INYH
注意事项：
1.对于双宏模块，使用吨
PD
+ t
RD1
+ t
PDN
, t
RCO
+ t
RD1
+ t
PDN
或T
PD1
+ t
RD1
+ t
SUD
，适当的指令。
2.路由延迟对于典型设计跨最坏情况下的运行工况。这些参数应被用于估计装置
性能。布线后的时序分析或模拟需要确定实际性能。
输入数据垫为Y高2.5 V
LVCMOS
输入数据垫为Y低2.5 V
LVCMOS
输入数据垫为Y高3.3 V PCI
输入数据垫为Y低3.3 V PCI
输入数据垫为Y高3.3 V
LVTTL
输入数据垫为Y低3.3 V LVTTL
输入数据垫为Y高5 V PCI
0.5
0.8
0.5
0.7
0.7
0.9
0.5
0.6
0.9
0.6
0.8
0.7
1.1
0.5
0.7
1.0
0.6
0.9
0.8
1.2
0.6
0.8
1.1
0.7
1.0
1.0
1.4
0.7
1.1
1.6
1.0
1.4
1.4
2.0
0.9
ns
ns
ns
ns
ns
ns
ns
2 -2 6
v5.1
