AD1890/AD1891
输出控制信号
引脚名称
BKPOL_O
TRGLR_O
数
19
18
I / O
I
I
I
描述
位时钟的极性。 LO ：普通模式。输出数据在BCLK_O的上升沿有效，改变了
上落。 HI ：反转模式。输出数据在BCLK_O的下降沿有效，改变了上升。
触发LR_O 。 HI ：改变LR_O指示开始
1
的有效输出数据。 LO ：瑞星
WCLK_O的边缘指示有效输出数据的开始处。
MSB延迟。 HI ：输出数据延迟一个BCLK_O要么LR_O后（ TRGLR_O = HI ）或
WCLK_O （ TRGLR_O = LO）的表示有效输出数据的开始位置。包括了我
2
S数据
格式兼容性。 LO ：无延迟。
MSBDLY_O 17
杂项
引脚名称
GPDLYS
数
1
I / O
I
描述
AD1890 ONLY ：群时延短。 HI ：短群延时模式（ ≈700
s).
更敏感
在采样率的变化（ LR时钟） 。 LO ：龙组延迟模式（ ≈3毫秒） 。更多宽容
采样率的变化。这个信号可以是异步相对于MCLK和动态
改变，但通常是上拉或下拉在静态基础上。 AD1891 ：短群延时
唯一方式;该引脚为N / C 。
主时钟输入。名义上为16 MHz的采样频率（F
S
，字速率）从8 kHz到
56千赫。精确的频率不是关键的，并且不需要被同步到任何其他时钟
或具有低抖动。
主动LO复位。 HI设置为正常的芯片运行。
静音输出。 HI表示数据不是当前有效的，由于读取和写入FIFO存储器
指针重叠。 LO表示工作正常。
静音输入。 HI静音串行输出为零（中间值） 。通常连接到MUTE_O 。
复位LO正常运行。
慢慢的沉淀，以改变采样率。 HI ：缓慢沉降模式（ ≈800毫秒） 。较不敏感，以
采样时钟抖动。 LO ：快速建立模式（ ≈200毫秒） 。一些窄带噪声的调制可以
导致抖动LR时钟。这个信号可以是异步相对于MCLK和
动态地改变，但通常是上拉或下拉在静态基础上。
无连接。版权所有。不要连接。
MCLK
2
I
RESET
MUTE_O
MUTE_I
SETLSLW
13
16
15
28
I
O
I
I
N / C
9, 20
电源连接
引脚名称
V
DD
GND
数
7, 22
8, 14, 21, 27
I / O
I
I
描述
数字正电源电压。
数字地。销14和27不需要进行去耦。
记
1
有效数据的开始将由一个BCLK_O如果MSBDEL _O选择（ HL）被延迟。
–6–
第0版
