飞利浦半导体
产品speci fi cation
低电压8位微控制器
UART和我
2
C总线
10个I / O功能
10.1
端口
P83CL781 ; P83CL782
低到高端口锁存器过渡;
Fig.9(a).
选项2
漏极开路;
准双向I / O与
N沟道开漏输出。使用作为输出
需要一个外部上拉连接
电阻器;图9 （ b）所示。
选项3
推拉;
在这两个驱动能力输出
极性。根据这个方案，引脚只能是
用作输出;图9 （ c）所示。
10.3
端口0的选项
该P83CL78x有视为32 32 I / O线分别
寻址位或四个8位并行端口。若要启用
端口引脚复用功能，端口位在特殊功能寄存器锁存
必须包含一个逻辑1的替代功能
详述如下：
P0口提供多路低位地址和
用于扩展设备与标准的数据总线
存储器和外设。
端口1用于一些特殊功能：
提供输入八个外部
中断： INT2到INT9
定时器2的外部激活： T2
在我
2
C总线接口： SCL和SDA 。
当扩展端口2提供的高位地址
该装置与外部程序或数据存储器。
端口3引脚可以单独配置为提供：
外部中断请求输入： INT1与INT0
定时器/计数器输入： T1和T0
的控制信号来读取和写入到外部
回忆： RD和WR
UART的异步输入和输出（ RXD和
TXD ） ;或UART同步I / O和时钟线
（数据和时钟） 0.1
每个端口包含一个锁存器（特殊功能寄存器P0至P3） ，一输出
驱动器和输入缓冲器。端口1,2和3具有内部
引体向上（除P1.6和P1.7 ） 。图9 （ a）示出
强大的三极管' P1 '被打开的只有2个振荡器
后在端口锁存器一个低到高的过渡期。
当打开时，它打开P3 （弱上拉）通过
逆变器。这种逆变器和p3形成一个锁闩，它保持
逻辑1.在端口0上拉' P1'不仅是发射时的
逻辑1对外部存储器的访问。写逻辑1到
端口1位锁存器叶片两个输出晶体管关闭
使销可作为一个高阻抗输入。
10.2
端口选项
对于端口0端口选项的定义略有不同。
考虑两种情况。首先，获取外部
存储器（ EA = 0，或访问上述内置存储器
边界）和第二， I / O访问。
10.3.1
E
XTERNAL内存访问
选项1真逻辑0和逻辑1的写法地址
（使用强上拉）的外部存储器。
选项2 ，外部上拉电阻需要
外部访问。
选项3不允许外部存储器访问
该端口可以仅被用作输出。
10.3.2
I / O一
CCESSES
选项1当写一个逻辑1端口锁存器中，
强上拉' P1'将在2振荡器
周期。没有弱上拉的存在。没有
外部上拉，这个选项可以用作一个
高阻抗输入。
选项2漏极开路;准双向I / O和N沟道
漏极开路输出。使用作为输出要求
外部上拉电阻连接。看
Fig.9(b).
选项3推挽;在这两个驱动能力输出
极性。根据这一方案引脚只能是
用作输出。参见图9 （ c）所示。
10.4
SET / RESET选项
30的32端口引脚（除P1.6和P1.7与选项
2S只）可以被单独地配置为所述一个
下列选项。这些选项也示于图9中。
选项1
标准端口;
准双向I / O与
拉。强劲的助推器拉' P1 '导
对经过2个振荡器周期
后复位状态的个体面膜的选择是
可与上述任何引脚。所需
选择是通过附加“S”或“R”为选项1 ， 2取得，
或3个以上。
选项R复位，复位时该引脚将被初始化为低电平。
选择S设定，在复位该引脚将被初始化为高。
1997年3月14日
16
