位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第670页 > IBM0364164CT3C-10 > IBM0364164CT3C-10 PDF资料 > IBM0364164CT3C-10 PDF资料1第1页
.
IBM0364804 IBM0364164
IBM0364404 IBM03644B4
64MB同步DRAM - 压铸版本C
特点
高性能：
-68 -75A, -260, -360, -10,
单位
CL = 3 CL = 3 CL = 2 CL = 3 CL = 3
f
CK
时钟频率
t
CK
时钟周期
t
AC
时钟存取时间
1
t
AC
时钟存取时间
2
150
6.67
6
133
7.5
—
5.4
100
10
—
6
100
10
—
6
100
10
7
9
兆赫
ns
ns
ns
可编程自动换行：连续或交错
多种突发读与写单选项
自动和控制预充电命令
数据模板的读/写控制（ X4，X8 ）
双数据掩码字节控制（ X16 ）
自动刷新（ CBR）和自刷新
挂起模式和掉电模式
标准或低功耗操作
4096刷新周期/ 64ms的
随机列地址每CLK （ 1 -N规则）
单3.3V
±
0.3V电源
LVTTL兼容
封装： 54引脚400密耳的TSOP- II型
2堆高TSOJ
—
1.终端负载。参见第41页上的交流特性。
2.未结束的负荷。参见第41页上的交流特性。
单脉冲RAS接口
完全同步的时钟上升沿
四家银行通过A12 / A13 （库选择）控制
可编程CAS延时： 2,3
可编程突发长度： 1 ， 2 ， 4 ， 8 ，整版
描述
该IBM0364404 ， IBM0364804和IBM0364164
被4银行同步DRAM组织成
为4Mbit ×4 I / O ×4行， 2兆比特×8的I / O ×4行，并
为1Mbit ×16的I / O ×4行，分别为。 IBM03644B4 ，
在x4的部件的堆叠版本，也
提供的。这些同步设备实现高
高达150MHz的通过的速度的数据传输率
采用管道的芯片架构，同步
nizes的数据输出到系统时钟。该芯片是
制造与IBM先进的64Mbit的单一转录
体管CMOS DRAM制程技术。
该设备被设计为符合所有JEDEC
同步DRAM产品制定标准，
在电气上和机械上。所有的控制，
地址，和数据输入/输出（ I / O或DQ）线路
用一个外部的正沿被同步
应受提供的时钟。
RAS ， CAS，WE ，和CS是脉冲信号，
被检查在每个正沿外部
施加的时钟（CLK） 。内部芯片的工作模式
通过这些信号和一个组合被定义
命令解码器启动所需的时序
对于每一个操作。一个14位地址总线
接受了在常规的RAS / CAS地址数据
复风格。十二行地址（ A0 -A11 ）
和两张银行选择地址（ A12 ， A13 ）为
与选通RAS 。十列地址（ A0 -A9 ）
并加算银行选择地址和A10都选通
与CAS 。列地址A9掉在X8
设备地址和列地址A8和A9是
放弃了X16设备上。进入下部或
在堆叠式装置上的DRAM是由控制
CS0和CS1的分别。
之前的任何存取操作中， CAS延迟时间，
突发长度和突发序列必须是亲
编程到器件中通过地址输入A0 -A9
在模式寄存器设定周期。此外，它是
可以编写一个多突发序列
单个写周期，用于通过高速缓存操作的写入。
操作的四个存储体中的交错
方式允许发生在随机存取操作
更高的速率比用标准的DRAM 。
高达150MHz的一个顺序和无缝数据速率
可能因突发长度， CAS延迟，
和速度的设备的等级。同时操作
堆叠设备的两个甲板和灰是允许的，
根据操作被完成。汽车
刷新（ CBR ） ，自刷新和低功耗操作
化的支持。
19L3265.E35856B
01/00
IBM公司。版权所有。
使用还受到在本文档的末尾的规定。
分页： 73 1
