位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第793页 > EP1K50FC256-1DX > EP1K50FC256-1DX PDF资料 > EP1K50FC256-1DX PDF资料1第50页
ACEX 1K可编程逻辑器件系列数据手册
ACEX 1K器件图23.输出驱动特性
90
80
70
60
90
80
70
60
I
OL
I
OL
典型的我
O
产量
电流（mA ）
50
40
30
20
10
V
CCINT
= 2.5 V
V
CCIO
= 2.5 V
室温
典型的我
O
产量
电流（mA ）
50
40
30
V
CCINT
= 2.5 V
V
CCIO
= 3.3 V
室温
I
OH
I
OH
20
10
1
2
3
1
2
3
V
O
输出电压（V）
V
O
输出电压（V）
时序模型
连续的，高性能的FastTrack互连路由
资源确保精确的仿真和定时分析，以及
可预测的性能。这种可预测的性能对比与
的该FPGA的，它使用一个分段的连接方案，因此，
有一个不可预知的性能。
器件的性能可以通过以下从信号路径来估计
源，通过互连到目的地。例如，该
在同一行上2个LE之间注册性能可
计算通过添加以下参数：
I
I
I
I
LE寄存器时钟到输出延迟（T
CO
)
互连延迟（T
SAMEROW
)
LE查表延迟（叔
LUT
)
LE寄存器的设置时间（t
SU
)
的路由延迟取决于放置在源和目的地的
个LE 。一个更复杂的登记路径可能涉及多个组合
在源和目的地之间的LE个LE 。
时序仿真和延迟的预测都可以用模拟器
和时序分析器，或者与行业标准的EDA工具。该
模拟器同时提供预合成功能仿真来评估逻辑
设计精度和后期合成的时序仿真0.1纳秒
分辨率。时序分析器提供点至点的时间延迟
信息，建立和保持时间的分析，和设备范围的性能
分析。
50
Altera公司。
