位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第793页 > EP1K50FC256-1DX > EP1K50FC256-1DX PDF资料 > EP1K50FC256-1DX PDF资料1第36页
ACEX 1K可编程逻辑器件系列数据手册
f
欲了解更多信息，搜索在MAX + PLUS II帮助“ SameFrame ” 。
表10. ACEX 1K SameFrame引脚输出支持
设备
256-Pin
FINELINE
BGA
v
v
v
v
484-Pin
FINELINE
BGA
(1)
(1)
EP1K10
EP1K30
EP1K50
EP1K100
注意：
(1)
v
v
支撑带256引脚FINELINE BGA封装和SameFrame该选项
迁移。
ClockLock &
ClockBoost
特点
为了支持高速设计， -1， -2速度级ACEX 1K器件
提供含有一个锁相环ClockLock和ClockBoost电路
（PLL），用于提高设计速度和降低资源的使用。
该ClockLock电路使用一个同步的PLL ，降低时钟
延迟及装置内的歪斜。本次减持减少时钟，用于─
输出和设置时间，同时保持零等待时间。该
ClockBoost电路，它提供了一个时钟倍频器，允许
设计师通过内部的资源共享，提高设备效率的区域
装置。该ClockBoost功能允许设计人员分发低
高速时钟和乘以时钟设备上。合并后， ClockLock
和ClockBoost功能提供了系统显著改善
性能和带宽。
在ACEX 1K器件的ClockLock和ClockBoost功能已启用
通过Altera的软件。使用这些外部设备不需要
功能。该ClockLock和ClockBoost电路的输出是不
可在任何的器件引脚。
该ClockLock和ClockBoost电路锁定的上升沿
输入时钟。该电路的输出可以驱动的寄存器的时钟输入端
只;所产生的时钟不能被选通或倒置。
专用时钟引脚（ GCLK1 ）提供时钟给ClockLock和
ClockBoost电路。当专用时钟引脚驱动
ClockLock或ClockBoost电路，它不能在其他地方开了
装置。
36
Altera公司。
