应用信息
（续）
TL 11490 - 16
图6 ADC控制逻辑
2 0模拟输入
该ADC12062的模拟输入可以被建模为两个
串联的小电阻与输入的电容
保持电容（C
IN
）所示的
图7
在S H开关
在样本期间被关闭，保持开放的过程中
该人士有权收取
IN
到内部的输入电压
采样周期。注意，输入的源阻抗
电压（R
来源
）对时间有直接影响它需要
负责
IN
若R
来源
过大C两端的电压
IN
会不会在0 5个LSB V的沉淀到
来源
前
开始转换，转换的结果将是新断路器
RECT从动力性能的角度来看组合
为r的化
来源
R
MUX
R
SW
和C
IN
形成一低通
过滤器最小化
来源
将增加的频率再
该转换器的输入级的sponse
在示出的部件的典型值
图7
是
R
MUX
e
100X
SW
e
100X和C
IN
e
25 pF调整设定
稳定时间为n位的是
t
SETTLE
e
(R
来源
a
R
MUX
a
R
SW
) C
IN
LN（ 2 ）
所述输入电路的带宽是
f
b
3dB
e
1 (2 3 14 (R
来源
a
R
MUX
a
R
SW
) C
IN
)
为达到最佳性能的源的阻抗
驱动ADC12062应尽可能地小
100倍或更小的源阻抗，建议使用
动力性能VS电源阻抗曲线示
在典型性能特性部分
如果该信号源具有高输出阻抗的输出
应该能够运算放大器进行缓冲
驱动开关25 pF的100X加载任何振铃或instabili-
采样期间在运放的输出关系可以
导致转换错误的LM6361高速运算放大器
对于此应用的很好的选择，因为它的速度和其
能够驱动较大的容性负载
图8
显示
LM6361驱动ADC中的一个ADC12062中的输入
100pF的电容器，在转换器的输入端吸收一些
由SH产生的高频瞬态过程的
切换减少了运算放大器的瞬时响应要求一
ments 100 pF的电容只能用高使用
高速运算放大器是绝对稳定的驾驶钙
pacitive负荷
TL 11490 - 17
图7简化ADC12062输入级
12
