ADC0801/ADC0802/ADC0803/ADC0804/ADC0805
功能说明
（续）
DS005671-13
注13 ：
两次显示为清楚起见， CS 。
注14 ：
SAR =逐次逼近寄存器。
图4.框图
之后的“1”是通过8位的移位寄存器时钟（其
完成特区搜索）它显示为输入
D型锁存器，锁存器1，只要这个“1”的输出从
移位寄存器，与门，G2引起的新的数字字
转移到三态输出锁存器。当锁定1
随后使能时， Q输出使一个高至低
过渡引起的INTR F / F的设置。反相
缓冲器然后将所INTR输入信号。
请注意， 8 INTR F / F的这套控制仍然很低
外部时钟周期的（作为内部时钟在运行
1
8
外部时钟的频率） 。如果数据输出是
不断启用（ CS和RD既保持低电平）时， INTR
输出仍将信号转换结束时（由高到低
过渡） ，因为该SET输入可控制的Q输出端
的INTR F / F即使RESET输入不断
在此操作模式中的“1 ”电平。这INTR输出会
因此保持在低水平的SET信号的持续时间，这是
8个周期，外部时钟频率（假设A / D转换
在此期间未启动） 。
在自由运行或连续转换操作
模式（ INTR引脚连接到WR和CS有线低 - 也看到了
第2.8节）启动F / F是由高到低转录SET
习得的INTR信号。这将重置移位寄存器
19
这使得输入到D型锁存器，锁存器1中，去
低。作为锁存使能输入端是否仍然存在，则Q输出将
去高，然后使INTR F / F被复位。这
降低所得到的INTR输出脉冲仅向宽度
一些传播延迟（约300纳秒） 。
当数据要被读出，两个CS和RD的组合
为低将导致INTR F / F是复位，
三态输出锁存器将被激活，以提供8位
数字输出。
2.1数字控制输入
数字控制输入（ CS ， RD ， WR和）符合标准
T
2
L逻辑电电压电平。这些信号已被重命名
相比于标准的A / D启动和输出使能
标签。此外，这些输入是低电平有效的，以允许
简单的接口微处理器控制总线。为
非基于微处理器的应用， CS输入（引脚1 ）
可以接地，标准的A / D启动功能转播
由施加在WR输入低电平有效的脉冲tained （引脚3 ）
和输出使能功能是由一个有源低
脉冲在RD输入（引脚2 ） 。
www.national.com
