LC78621E
CD系统方框图
销应用
1.高频信号输入电路;引脚11 ： EFMIN ，引脚10 ： EFMO ，销9 ： EFMO ，引脚1： DEFI ，引脚13 ： CLV
+
EFM信号（NRZ）切片在最佳水平可以获取
通过输入的高频信号，以EFMIN 。
该LC78621E处理的缺陷如下所述。当一个高电平是
输入到DEFI引脚（引脚1） ，所述EFMO （引脚9）和EFMO （销
10 ）销（限幅电平控制输出）进入高
阻抗状态，和限幅电平被保持。但是，请注意
此功能仅在CLV相位控制模式下有效，也就是说，
当V / P引脚（引脚15 ）为低。这个函数可被用
组合与LA9230M和LA9231M DEF引脚。
注意：如果EFMIN和CLV
+
信号线过于接近每
另外，不必要的辐射可能导致错误率
退化。我们建议铺设地面或V
DD
这两条线之间的屏蔽线。
2. PLL时钟产生电路;引脚3 ： PDO ， 5脚： ISET ， 7脚： FR ，引脚21 ： PCK
由于LC78621E包括一个压控振荡器电路，PLL电路可以
通过连接一个外部的RC电路构成。 ISET是
电荷泵参考电流， PDO是VCO电路回路
过滤器，和FR是电阻器，它确定VCO频率
范围内。
（参考值）
R1 = 68 kΩ的， C1 = 0.1 μF
R2 = 680 kΩ的， C2 = 0.1 μF
R3 = 1.2千欧
3. VCO监控;引脚21 ： PCK
PCK是一个显示器销，其输出的4.3218兆赫，这是从VCO分频的平均频率。
4.同步检测监控;引脚22 ： FSEQ
引脚22变为高电平时，从EFM信号的帧同步（正极性的同步信号）的
通过PCK和由计数器（内插同步信号）同意产生的定时读入。该引脚
于是同步检测显示器。 （它被保持为高电平的单个帧）。
第5223-9 / 34
