74VHCT74A
逻辑符号
IEEE / IEC
接线图
引脚说明
引脚名称
D
1
, D
2
CK
1
， CK
2
CLR
1
， CLR
2
PR
1
公关
2
Q
1
, Q
1
, Q
2
, Q
2
描述
数据输入
时钟脉冲输入
直接清除输入
直接输入预设
输出
真值表
输入
CLR
L
H
L
H
H
H
PR
H
L
L
H
H
H
D
X
X
X
L
H
X
CK
X
X
输出
功能
Q
L
H
H
L
H
Q
n
Q
H
L
H
H
L
Q
n
No
变化
明确
预设
X
www.fairchildsemi.com
2
