位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第518页 > CY7C63221A-XC > CY7C63221A-XC PDF资料 > CY7C63221A-XC PDF资料1第35页
为
为
的enCoRe
USB
CY7C63221/31A
触发中断的极性为每个GPIO管脚由GPIO中断极性寄存器独立控制。
图19-6
和
图19-7
控制每个GPIO管脚的中断极性。
位＃
位名称
读/写
RESET
W
0
W
0
W
0
7
6
5
4
W
0
3
W
0
2
W
0
1
W
0
0
W
0
P0中断极性
图19-6 。端口0中断使能寄存器（地址0×06 ）
位[7： 0]： P0 [ 7：0]中断极性
1 =上升GPIO边缘
0 =下降沿GPIO边缘
位＃
位名称
读/写
RESET
-
0
-
0
-
0
7
6
5
版权所有
-
0
-
0
-
0
4
3
2
1
W
0
0
W
0
P1 [ 1 ： 0 ]中断极性
图19-7 。端口1中断使能寄存器（地址0×07 ）
位[7： 0]： P1 [ 7：0]中断极性
1 =上升GPIO边缘
0 =下降沿GPIO边缘
端口位中断
极性注册
或门
（每1输入
GPIO引脚）
GPIO中断
拖鞋
1
D
Q
打断
优先
编码器
IRQOUT
打断
向量
GPIO
针
M
U
X
CLR
1 =启用
0 =禁用
IRA
端口位中断
使能寄存器
1 =启用
0 =禁用
全球
GPIO中断
启用
（第6位，寄存器0x20的）
图19-8 。 GPIO中断图
文件编号： 38-08028修订版**
第35页49
