连接图
引脚分配
对于DIP SOIC和Flatpak
引脚分配
对于LCC
TL F 9597 - 3
TL F 9597- 2
单位荷载扇出
54F 74F
引脚名称
描述
UL
高低
10 10
150 40 (33 3)
10 10
10 10
10 10
10 20
输入I
IH
I
IL
输出I
OH
I
OL
20
mA
b
0 6毫安
b
3毫安24毫安（20 mA）的
20
mA
b
0 6毫安
20
mA
b
0 6毫安
20
mA
b
0 6毫安
20
mA
b
1 2毫安
D
0
– D
7
O
0
–O
7
OE
1
OE
2
OE
3
EN
CLR
CP
数据输入
三态数据输出
输出使能输入
时钟使能
明确
时钟输入
2
