位置：首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第1097页 > ST72F324J2T6 > ST72F324J2T6 PDF资料 > ST72F324J2T6 PDF资料1第9页
ST72324J/K
引脚说明
（续）
对于外部引脚连接指南，请参阅请参阅“电气特性”在112页。
传奇/缩写
表1：
类型：
I =输入， O =输出，S =电源
输入电平：
A =专用模拟输入
输入/输出电平： C = 0.3V CMOS
DD
/0.7V
DD
C
T
= 0.3V CMOS
DD
/0.7V
DD
与输入触发
输出电平：
HS = 20mA下的高汇（ n个缓冲区只）
港口及控制配置：
- 输入：
浮=浮动， WPU =弱上拉，诠释=中断
1)
， ANA =模拟
- 输出：
OD - 漏极开路
2)
，PP =推挽
请参阅
第44页上的“ I / O端口”
有关的I / O端口的软件配置的更多细节。
每个引脚的复位配置以粗体显示。该结构是有效的，只要该设备是
在复位状态。
表1.器件引脚说明
引脚n °
TQFP44
TQFP32
TYPE
SDIP42
SDIP32
引脚名称
水平
产量
输入
PORT
输入
FL燕麦
WPU
ANA
INT
主
输出功能
（后
复位）
OD
X
X
X
X
X
X
X
X
X
X
X
X
X
PP
X
X
X
X
X
X
X
端口B4
端口D0
口D1
端口D2
端口D3
口D4
端口D5
ADC模拟输入0
ADC模拟输入1
ADC模拟输入2
ADC模拟输入3
ADC模拟输入4
ADC模拟输入5
备用功能
6
7
8
9
1 30 1
2 31 2
3 32 3
4
PB4 （ HS ）
PD0/AIN0
PD1/AIN1
PD2/AIN2
PD3/AIN3
PD4/AIN4
PD5/AIN5
I / O
T
I / O
T
I / O
T
I / O
T
I / O
T
I / O
T
I / O
T
S
S
I / O
T
I / O
T
I / O
T
I / O
T
I / O
T
I / O
T
S
S
I / O
T
HS
X
X
X
X
X
X
X
ei3
X
X
X
X
X
X
10 5
11 6
12 7
13 8
14 9
1
2
4
5
6
7
V
AREF
V
SSA
PF0/MCO/AIN8
PF1 （ HS ） / BEEP
PF2 （ HS ）
模拟参考电压的ADC
模拟地电压
X
HS
HS
X
X
X
HS
HS
X
X
X
X
X
ei1
ei1
ei1
X
X
X
X
X
X
X
X
X
X
X
X
X
端口F0
端口F1
港口F2
端口F4
端口F6
端口F7
定时器A输出
ADC模拟
把COM的
输入10
削减1
定时器A的输入捕捉1
定时器A外部时钟
来源
主时钟
出（F
OSC
/2)
ADC模拟
输入8
15 10 3
16 11 4
17 12
18 13 5
19 14 6
蜂鸣信号输出
8
9
PF4/OCMP1_A/
AIN10
PF 6 （ HS ） / ICAP1_A
PF7 （ HS ） /
EXTCLK_A
V
DD_0
V
SS_0
PC0/OCMP2_B/
AIN12
20 15 7 10
21
22
23 16 8 11
数字主电源电压
数字地电压
X
X
X
X
X
端口C0
定时器B输出
ADC模拟
把COM的
输入12
削减2
9/156
