位置：首页 > IC型号导航 > 首字符U型号页 > 首字符U的型号第134页 > UPD44324364F5-E40-EQ2 > UPD44324364F5-E40-EQ2 PDF资料 > UPD44324364F5-E40-EQ2 PDF资料1第7页
PD44324084 ， 44324094 ， 44324184 ， 44324364
PIN码识别
符号
A0
A1
A
描述
同步地址输入：这些输入注册，必须满足建立和保持周围的时代
K的上升沿，所有交易在一阵四个字（总线活动的两个时钟周期）进行操作。 A0和A1
作为最低的两个地址位为连拍READ和猝发写操作允许一个随机
决堤的开始地址X18和X36设备。当设备被取消或一旦这些输入将被忽略
BURST操作正在进行中。
同步数据的IO ：输入数据必须满足建立和保持周围K和/ K的上升沿时间。产量
数据被同步到各个C和/ C数据时钟或至K和/ K ，如果C和/ C分别连接到高电压。
X8设备使用DQ0到DQ7 。
X9设备使用DQ0到DQ8 。
X18设备使用DQ0到DQ17 。
X36设备使用DQ0到DQ35 。
同步负载：此输入为低电平时，总线周期序列定义。这个定义
包括地址和读/写方向。所有交易在一阵4个数据（总线的两个时钟周期操作
活性）。
同步读/写输入：当/ LD为低电平时，该输入指定的访问类型（READ当R ， / W是
高，写的时候R， / W为低电平），用于加载的地址。 R， / W必须满足建立和保持时间左右
K的上升沿
同步字节写操作（半字节写上X8 ） ：当这些低投入导致其相应的字节或半字节
要进行登记，并在写周期写入。这些信号必须满足建立和保持周围的时代
K和/ K的边缘的每一个的两个上升沿包括该写周期上升。请参见引脚配置
对信号数据的关系。
输入时钟：该输入时钟对寄存器K上的上升沿地址和控制输入，并记录数据
K上的上升沿和/ K的上升沿。 / K是理想的180度的相位差K。所有同步
输入必须满足建立和保持全天候的上升沿时间。
输出时钟：这个时钟对提供调谐器输出数据的用户控制手段。的上升沿
/ C被用作第一和第三输出数据的输出定时参考。 C的上升沿被用作
对于第二和第四输出数据输出的参考。理想情况下， / C为180度的相位差与C C和/℃
可被连接到高电平，迫使而不必提供C使用的K和/ K作为输出参考时钟，并
/ C时钟。如果设置为高电平， C和/ C必须保持高电平，而不是设备运行过程中进行切换。
同步回波时钟输出。这些输出的上升沿被紧密地匹配到同步
数据输出端，并且可以被用来作为一个数据有效指示。这些信号运行自如，不停止的时候Q
三态。
输出阻抗匹配输入：该输入用于调整器件输出到系统数据总线
阻抗。 DQ和CQ的输出阻抗设定为0.2× RQ其中，RQ是从该凸块至一电阻
地面上。此引脚不能直接连接到GND或悬空。
DLL禁用：低电平时，此输入将导致DLL被绕过了稳定的低频率运行。
IEEE 1149.1测试输入： 1.8V的I / O电平。这些球可以留下未连接，如果在JTAG功能是不
在该电路中使用。
IEEE 1149.1时钟输入： 1.8V的I / O电平。该引脚必须连接到V
SS
如果在JTAG功能中未使用的
电路。
IEEE 1149.1测试输出： 1.8V的I / O电平。
HSTL输入参考电压：名义上V
DD
Q / 2 。提供参考电压的输入缓冲器。
电源： 1.8V标称。见直流特性和操作条件范围。
电源：隔离输出缓冲器供应。标称1.5V 。 1.8V也是允许的。见DC特性
和工作条件范围内。
电源：地面
无连接：这些信号在内部相连，并显示在JTAG扫描链的逻辑电平
施加在球上的网站。这些信号可以被连接到地，以改善封装的散热性。
DQ0到DQxx
/ LD
R， / W
/ BWX
/ NWX
K, /K
C, /C
CQ ， / CQ
ZQ
/ DLL
TMS
TDI
TCK
TDO
V
REF
V
DD
V
DD
Q
V
SS
NC
初步数据表
M16781EJ1V0DS
7
