位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第1471页 > CY7C63231A-SC > CY7C63231A-SC PDF资料 > CY7C63231A-SC PDF资料1第22页
为
为
的enCoRe
USB
CY7C63221/31A
5
（D）+ （SCLK）
状态
4
D-（ SDATA ）
状态
3
版权所有
2
P2.2
（内部
时钟模式
只）
R
0
1
P2.1
（内部
时钟模式
只）
R
0
0
P2.0
VREG引脚
状态
R
0
位＃
位名称
7
版权所有
6
读/写
RESET
-
0
-
0
R
0
R
0
-
0
图12-8 。港口2数据寄存器（地址0x02 ）
位[7： 6]：
版权所有
位[5： 4]： （D）+ （SCLK）和D- （ SDATA ）国
D +和D-引脚的状态，可以在端口2数据寄存器中读取。从端口引脚进行读操作将返回他们的逻辑
值。
1 =端口引脚为逻辑高电平
0 =端口引脚为逻辑低电平
位3：
版权所有
第2位： P2.2 （内部时钟模式）
在内部时钟模式下， XTALOUT引脚可作为通用输入，和它的状态可以被读出到端口2 ，第2位
（ P2.2 ） 。参见第9.1节的更多细节。
1 =端口引脚为逻辑高电平
0 =端口引脚为逻辑低电平
第1位： P2.1 （内部时钟模式）
在内部时钟模式下， XTALIN引脚可作为通用输入，和它的状态可以被读出到端口2 ，第1位
（ P2.1 ） 。参见第9.1节的更多细节。
1 =端口引脚为逻辑高电平
0 =端口引脚为逻辑低电平
位0 ： P2.0 / VREG引脚状态
在PS / 2模式时， VREG引脚可以用作输入和它的状态可以被读出端口P2.0 。有关详细信息，第15.0节。
1 =端口引脚为逻辑高电平
0 =端口引脚为逻辑低电平
13.0
USB串行接口引擎（ SIE ）
在SIE允许微控制器与USB主机进行通信。在SIE简化了单片机之间的接口
控制器和USB通过结合硬件处理的微控制器独立于下面的USB总线活动：
翻译的编码接收到的数据和格式化的数据被发送到总线上。
CRC校验和生成。标志的微控制器，如果在传输过程中存在的错误。
地址检查。忽略不涉及到设备的交易。
发送相应的ACK / NAK / STALL握手。
令牌类型识别（ SETUP ，IN ，或OUT） 。设置相应的标志位，一旦接收到有效令牌。
将有效的相应的端点FIFO中接收到的数据。
发送和更新数据触发位（数据1 / 0 ） 。
位填充/拆箱。
固件需要处理的USB接口以下任务的其余部分：
通过USB设备请求译码坐标枚举。
填充和清空FIFO中。
挂起/恢复协调。
验证并选择数据触发值。
文件编号： 38-08028修订版**
第22页49
