AD7730/AD7730L
针
号
3
助记符
MCLK OUT
功能
当主时钟器件晶振/谐振器，晶体/谐振器连接的MCLK IN
和MCLK OUT 。如果一个外部时钟被施加到MCLK IN， OUT MCLK提供反相时钟显
宇空。这个时钟可以用来提供时钟源外部电路和MCLK OUT能够驱动
一个CMOS负载。如果用户不需要它， MCLK OUT可以用模式的CLKDIS位被关闭
注册。这确保了部分未燃的MCLK OUT引脚不必要的电力驱动的电容。
时钟的极性。逻辑输入。这决定了串行时钟的极性。如果对时处理活动边沿
感器是一高到低的SCLK的过渡，该输入应该是低的。在这种模式下， AD7730拿出数据上的
数据输出线在读操作中，在SCLK和时钟数据从DATA由低到高的跳变
在SCLK的高电平至低电平的转换在写操作线。在一个非连续的串行应用
时钟（如大多数的微控制器的应用程序） ，这意味着，在串行时钟应怠速低之间
数据传输。如果为所述处理器的有效沿为一个低到高的SCLK过渡，该输入应该是高的。
在这种模式下， AD7730拿出数据上的数据输出线在读操作中的高至低的跃迁
SCLK和时钟的灰从在一个写操作中的数据线的数据上的由低到高的过渡
SCLK 。在一个非连续的串行时钟应用程序（如大多数微控制器应用） ，这
意味着，在串行时钟应该空闲数据传输之间的高。
逻辑输入使用一个号码时，允许对所述数字滤波器和模拟调制器的同步
的AD7730s 。而
SYNC
是低的，数字滤波器，滤波器控制逻辑和校准的节点
控制逻辑复位和模拟调制器在复位状态也将保持。
SYNC
不影响数字
接口，但不复位
RDY
到高状态，如果它是低的。而
SYNC
被置位，该模式位可被设置
用于随后的操作，将开始时的
SYNC
引脚置为无效。
逻辑输入。低电平输入的复位控制逻辑，接口逻辑，数字滤波，模拟调制器和
所有片内寄存器的部分上电状态。有效地，一切都在部件除了时钟
振荡器复位时，
RESET
引脚被行使。
模拟输出。这个模拟输出是用作内部工作偏置点内部产生的电压。
这个输出是不使用外部的AD7730 ，它建议用户不连接任何─
事情到这个引脚。
接地参考点的模拟电路。
模拟正电源电压。该AV
DD
到AGND 5 V标称是差。
差分，可编程增益主要的模拟输入对模拟输入通道1正输入。该
差分模拟输入范围为0 mV至+10 mV时， 0 mV至+20 mV时， 0 mV至40 mV至0 mV至80 mV的
在单极模式，
±
10毫伏，
±
20毫伏，
±
40毫伏和
±
80 mV的双极性模式。
差分，可编程增益主要的模拟输入对模拟输入通道1负输入。
模拟量输入通道2或数字输出1。此引脚可以使用，也可以作为第二个模拟输入的一部分
通道或数字输出位为通过模式寄存器的DEN位决定。当作为
模拟输入端，它是微分，可编程增益二次模拟输入对的正输入端。该
模拟输入范围为0 mV至+10 mV时， 0 mV至+20 mV时， 0 mV至40 mV至0 mV至80 mV的在unipo-
LAR模式
±
10毫伏，
±
20毫伏，
±
40毫伏和
±
80 mV的双极性模式。当选择一个数字输出，
这个输出可以编程比使用的模式寄存器位D1串行接口。
模拟量输入通道2或数字输出0。此引脚可以使用，也可以作为第二个模拟输入通道的组成部分
或数字输出位为通过模式寄存器的DEN位决定。当被选为模拟输入时，它
是微分，可编程增益二次模拟输入对的负输入端。当选择一个数字
输出，该输出可通过编程使用的模式寄存器的位D0串行接口。
参考输入。差分参考输入到AD7730的正极相连。 REF IN （ + ）能骗
AV之间的任何地方
DD
和AGND 。标称基准电压（REF之间的差分电压
IN（ +）和REF IN （ - ） ）应为+ 5V时的模式寄存器的海瑞弗位为1， + 2.5V时，
模式寄存器海瑞弗位为0 。
参考输入。差分参考输入到AD7730的负端。在REF IN （ - ）电位
TiAl基可位于AV间
DD
和AGND 。
数字输出。提供了可用于控制电桥激励的AC-反转的信号
兴奋的桥应用。当ACX为高时，电桥激励被取为正常时的ACX是
低时，电桥激励反转（切碎） 。如果AC = 0 （AC模式下关闭）或热电联产= 0 （斩波模式
关闭）时， ACX输出保持高电平。
数字输出。提供了可用于控制电桥激励的AC-反转的信号
兴奋的桥应用。这个输出是ACX的补码。在交流模式下，这意味着，它在切换
反相位的ACX 。如果AC = 0 （AC模式下关闭）或热电联产= 0 （斩波模式关闭）时，
ACX
产量
仍然很低。当切换，它是保证是不重叠的带ACX 。非重叠的时间间隔中，当
无论ACX和
ACX
低，是一个主时钟周期。
–8–
REV 。一
4
POL
5
SYNC
6
RESET
7
V
BIAS
8
9
10
AGND
AV
DD
AIN1(+)
11
12
AIN1(–)
AIN2(+)/D1
13
AIN2(–)/D0
14
REF IN （ + ）
15
16
REF IN （ - ）
ACX
17
ACX
