PD753012A ， 753016A ， 753017A
3.引脚功能
3.1端口引脚（ 1/2）
备用
功能
INT4
SCK
SO/SB0
SI/SB1
输入
INT0
INT1
TI1/TI2/INT2
TI0
I / O
PTO0
PTO1
PCL/PTO2
BUZ
I / O
LCDCL
SYNC
–
–
I / O
–
可编程的4位输入/输出端口
(PORT3).
该端口可以用于输入/输出指定
逐位。
片内上拉电阻的连接可以
通过软件中的4位为单位来指定。
N沟道开漏4位输入/输出端口
(PORT4).
一个上拉电阻可以包含逐位
（掩膜选项） 。
承受电压为13 V的漏极开路模式。
P50-P53
注2
I / O
–
N沟道开漏4位输入/输出端口
(PORT5).
一个上拉电阻可以包含逐位
（掩膜选项） 。
承受电压为13 V的漏极开路模式。
No
输入
E- B
4比特的输入端口（端口1 ） 。
片内上拉电阻的连接可以
通过软件中的4位为单位来指定。
只有P10 / INT0可以选择噪音消除
电路。
4比特输入/输出端口（端口2 ） 。
片内上拉电阻的连接可以
通过软件中的4位为单位来指定。
No
输入
E- B
No
输入
8-bit
I / O电路
复位后
I / O
TYPE
注1
No
输入
<b>
<F> -A
<F> -B
<M> -C
<B> -C
引脚名称
P00
P01
P02
P03
P10
P11
P12
P13
P20
P21
P22
P23
P30
P31
P32
P33
P40-P43
注2
I / O
输入
功能
4比特的输入端口（端口0 ） 。
对于P01到P03 ，片内上拉连接
电阻可以通过软件中被指定
3位单元。
是的
高层
（上拉时，
电阻
是
提供）或
高
阻抗
高层
（上拉时，
电阻
是
提供）或
高
阻抗
m维
m维
注意事项1 。
2.
括在括号内的电路类型表明施密特触发输入。
如果片内上拉电阻掩膜选项未指定（用时为N沟道开漏输入端口） ，
当执行低电平输入漏电流增大的输入或位操作指令。
数据表U11662EJ2V0DS00
9
