
飞利浦半导体
产品speci fi cation
八进制UART为3.3V和5V电源电压
SC28L198
第7位
第6位
位5:4
TXINT
位3:2
1:0位
XON / XOFF *透明度
地址识别*
透明度
带流量控制模式
地址识别
控制
00 - 无
01 - 自动唤醒
10 - 自动休眠
11 - 自动唤醒和
自动睡眠
0 - 流量控制字符
收到被压入
该
RXFIFO
1 - 流量控制字符
收到的是
不
推
到RXFIFO
0 - 地址字符
接收的被压
RXFIFO
1 - 地址字符
收到的是
不
推
到RXFIFO
TXFIFO
打断
水平
控制
00 =空
01 - 3/4空
10 - 1/2空
11 - 不完整
00 - 主机模式下,只有主机CPU
可以启动流量控制动作
通过CR
01 - 自动发送的流量控制
10 - 自动接收流控制
11 - 自动接收器和发射器
流量控制
*如果这些位不为0的字符将被不分剥离
位( 3:2)或(1 :0)
MR0 [7:6 ] -
公认的控制XON / XOFF或地址的处理
字符。如果设置的字符码被放置在RXFIFO
随着他们的状态位,就像普通的字符。如果
字符不被压入RXFIFO ,其接收的状态将
丢失,除非在接收机中的块错误模式下操作,见
MR1 [5] ,并在接收器错误处理的一般性讨论。
中断处理不被这些位的设置进行。看
字符识别部件。
当RXFIFO加载到12个字符的深度性格。
排水RXFIFO为8或以下的水平使发射器
发出XON字符。所有传输不需要主机
受累。的设置不是B'00在这一领域的其他排除使用
命令寄存器发送XON / XOFF字符。
MR0 [5: 4] -
控制液位在该发射器开始
目前其中断号的中断仲裁逻辑。利用
低的填充水平最小化所产生的中断的数量和
最大限度地提高每个中断周期发送的字符数。它
还增加了发送器将进入空闲状态不足的概率
在TxFIFO的字符。
MR0 [3: 2] -
控制XON / XOFF处理逻辑。汽车
发送流控制允许发射机活性的选通
由通道的接收器接收到XON / XOFF字符。汽车
接收流控制使发射器发射的X关
注:中断生成在XON / XOFF处理由控制
IMR中的各声道的(中断屏蔽寄存器) 。该
中断可以由XISR中, XON / XOFF的读出被清零
中断状态寄存器。收到流量控制字符会
总是产生一个中断,如果IMR如此编程。该
MR0 [3:2 ]位对流量控制的自动方面的效果
只是,没有中断产生。
MR0 [1: 0] -
此字段控制地址的操作
识别逻辑。如果该装置中没有的特殊操作或
“唤醒”模式时,该硬件可以用作一个通用的
通过选择不同的B'00任意组合字符检测。
中断的产生是由信道的IMR控制。中断
可以通过XISR中, XON / XOFF中断状态的读取被清除
注册。请参见本节进一步说明在唤醒
模式。
表3. MR0-模式寄存器0
第7位
第6位
第5位
位4:3
第2位
1:0位
RxRTS
控制
0 = OFF
1 = ON
ISR阅读模式
错误模式
奇偶模式
奇偶类型
0 =偶
1 =奇
每个字符的位
TER
00 – 5
01 – 6
10 – 7
11 – 8
0 - ISR东窗事发
1 - ISR屏蔽
0 =字符
1 =座
00 =带奇偶校验
01 =强制校验
10 =无奇偶校验
11 =特殊模式
MR1 [7] :接收器发送请求控制
该位控制RTSN输出(I / O 2) ,由失活
接收器。这种输出有效,并否定了应用的命令
通过命令寄存器。 MR1 [7] = 1使RTSN是
当收到一个有效的起始位,如果接收器的自动抵消
FIFO满或更大。 RTSN重新生效时的FIFO填写
水平低于满。这构成了从以前的变化
飞利浦的成员(纹章) “ UART家庭中的RTSN
在FIFO触发功能全面。这种现象导致的问题
PC的UART在适当的时间无法停止传输。 。
该RTSN功能可用于防止超限在接收机中,由
使用RTSN输出信号,以控制所述CTSN输入
发射装置。
MR1 [6] :中断状态屏蔽
1999年1月14日
19
该位控制中断状态的读出模式寄存器,
ISR 。如果被设定,ISR读取由IMR ,即掩蔽的当前状态
只有中断的IMR启用都不能在显示“1”的来源
ISR 。如果清零, ISR显示中断的当前状态
源不考虑中断屏蔽设置。
MR1 [5] :错误模式选择
该位选择三个FIFOed状态位的工作模式
( FE , PE ,接收到的间隔) 。在字符模式中,状态被设置
在一个字符一个字符的基础上;唯一的状态适用于
字符。 FIFO的底部。在块模式,状态
所提供的SR中,这些位被累加(逻辑或)
对于所有的字符来FIFO的顶部,由于状态
最后复位的错误命令被发出。
MR1 [ 4 : 3 ] :奇偶模式选择
表4. MR1 - 模式寄存器1