飞利浦半导体
产品speci fi cation
CMOS单芯片8位微控制器
80C528/83C528
AC电气特性 - I
2
C接口
符号
参数
输入
产量
I
2
C规范
SCL时序特性
t
HD ; STA
t
低
t
高
t
RC
t
FC
START条件保持时间
SCL为低电平的时间
SCL高电平时间
SCL上升时间
SCL下降时间
≥
14 t
CLCL1
≥
16 t
CLCL
≥
14 t
CLCL1
≤
1s
4
≤
0.3s
4
≥
250ns
≥
0ns
≥
14 t
CLCL
1
注2
注2
≥
80 t
CLCL3
注5
≤
0.3s
6
≥
4.0s
≥
4.7s
≥
4.0s
≤
1.0s
≤
0.3s
≥
250ns
≥
0ns
≥
4.7s
≥
4.0s
≥
4.7s
≤
1.0s
SDA时序特性
t
SU;DAT1
t
HD ; DAT
t
SU ; STA
t
SU ; STO
t
BUF
t
RD
数据建立时间
数据保持时间
重复启动建立时间
停止条件的建立时间
总线空闲时间
SDA上升时间
注2
注2
注2
注2
注2
注5
≥
14 t
CLCL1
≥
14 t
CLCL1
≤
1s
4
t
FD
SDA下降时间
≤
0.3s
4
≤
0.3s
6
≤
0.3s
注意事项：
1.在f
CLK
= 3.5MHz的，这个计算结果为14
×
286ns = 4微秒，即，位级余
2
C接口可以给我回应
2
C协议对于f
CLK
≥
3.5MHz.
2.该参数是由用户软件决定的，它必须遵守的余
2
C.
3.该值给出autoclock脉冲长度符合我
2
C规范指定XTAL时钟频率范围。可选地，所述
SCL脉冲可以由软件来计时。
4.尖峰SDA和SCL线小于4的持续时间
×
f
CLK
将被过滤掉。
5.上升时间由外部总线电容和上拉电阻决定的，它必须是
≤
1s.
6.公交线路SDA和SCL的最大电容为400pF的。
1995年2月02
15
