连接图
引脚分配
DIP SOIC和Flatpak
引脚分配
对于LCC
TL F 9511 - 2
TL F 9511- 1
单位荷载扇出
54F 74F
引脚名称
描述
UL
输入I
IH
I
IL
高低电平输出I
OH
I
OL
10 10
10 10
10 10
50 33 3
20
mA
b
0 6毫安
20
mA
b
0 6毫安
20
mA
b
0 6毫安
b
1毫安20毫安
D
0
– D
7
MR
CP
Q
0
–Q
7
数据输入
主复位（低电平有效）
时钟脉冲输入端（上升沿）
数据输出
模式选择，功能表
经营模式
MR
复位（清）
加载'1'
负载'0'
L
H
H
输入
CP
X
L
L
D
n
X
h
l
产量
Q
n
L
H
L
H
e
高电压电平稳定状态
h
e
高压一级建立时间之前低到高时钟
过渡
L
e
低电压电平稳定状态
I
e
低压一级建立时间之前低到高时钟
过渡
X
e
非物质
L
e
低到高时钟转换
逻辑图
TL F 9511 - 4
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟
2
