WM8971L
主模式ADCLRC和DACLRC启用
先进的信息
在主控模式下，默认情况下ADCLRC被禁用时，禁止ADC， DACLRC被禁用
当DAC被禁用。寄存器位LRCM ，寄存器24（ 18小时）位[2]的变化，使得控制
ADCLRC和DACLRC被禁用，只有当ADC和DAC都被禁止。这使用户能够
例如使用ADCLRC为ADC和DAC LRCLK和禁用ADC DAC时，只有操作
需要， （见表30）。
注册
地址
R24(18h)
另外
控制（ 2 ）
位
2
LABEL
LRCM
默认
0
描述
选择禁用模式ADCLRC和
DACLRC
0 = ADCLRC禁用时ADC （左，
右）禁用，禁用DACLRC时
DAC （左和右）禁用。
1 = ADCLRC和DACLRC只有当禁用
模数转换器（左和右）和DAC （左和
右）被禁用。
表30 ADCLRC / DACLRC启用
时钟输出
默认ADCLRC （引脚9）是ADC字时钟输入/输出。在ADCLRM的控制[ 1 ： 0 ]
寄存器27 （ 1BH ）位[ 8:7 ]的ADCLRC引脚可以被配置为一个时钟输出。如果ADCLRM为01 ，
10或11然后ADCLRC引脚始终即使在从模式下的输出，或当TRI ='1' ， （见表31）。
注册
地址
R27(18h)
另外
控制（ 3 ）
位
LABEL
默认
00
描述
配置ADCLRC销
00 = ADCLRC是ADC字时钟输入（从
模式）或ADCLRC输出（主机模式）
01 = ADCLRC引脚输出MCLK
10 = ADCLRC引脚MCLK / 5.5输出
11 = ADCLRC引脚MCLK / 6输出
[ 8:7 ] ADCLRM
[1:0]
表31 ADCLRC时钟输出
时钟和采样率
该WM8971L支持多种对MCLK销主时钟的频率，并且可以
直接从主时钟产生的许多常用的音频采样率。 ADC和
DAC，不需要在相同的采样速率运行;几种不同的组合是可能的。
有两个时钟模式：
“正常”模式下支持128F的主时钟
s
, 192f
s
, 256f
s
, 384f
s
以及它们的倍数
（注：F
s
指ADC或DAC的采样率，取其更快）
USB模式支持的12MHz或24MHz的主时钟。此模式适用于在使用中
具有USB接口的系统，并消除了对外部PLL来产生
另一个时钟频率的音频编解码器。
注册
地址
R8 （ 08H ）
时序和
采样率
控制
6
位
LABEL
CLKDIV2
0
默认
描述
主时钟除以2
1 = MCLK除以2
0 = MCLK是分不开的
采样率控制
时钟模式选择
1 = USB模式
0 = “正常”模式
5:1
0
SR [ 4：0]
USB
00000
0
表32时钟和采样率控制
该WM8971L的时钟是使用CLKDIV2 ，USB和SR控制位控制。设置
CLKDIV2位通过内部2分MCLK 。 “正常”和USB模式之间的USB位选择。
SR的每个值[4： 0]选择的MCLK的分频比1的组合，因此一个组合
采样率（见下页） 。由于通过将MCLK生成所有的采样率，其
w
AI版本3.0 2004年3月
40
