先进的信息
WM8971L
控制接口时序 - 3线模式
t
CSL
CSB
t
CSS
t
SCL
t
SCS
t
CSH
t
SCY
t
SCH
SCLK
SDIN
t
DSU
t
DHO
最低位
图4控制接口时序 - 3线串行控制模式
测试条件
DCVDD = 1.42V ， DBVDD = 3.3V ， DGND = 0V ，T
A
= +25
o
C，从模式， FS = 48kHz的， MCLK = 256fs ， 24位数据，除非
另有说明。
参数
程序寄存器输入信息
SCLK上升沿到CSB上升沿
SCLK脉冲周期时间
SCLK脉冲宽度低
SCLK脉冲宽高
SDIN到SCLK建立时间
SCLK为SDIN保持时间
CSB脉冲宽度低
CSB脉冲宽度高
CSB上升到SCLK上升沿
尖峰脉冲宽度将被抑制
t
SCS
t
SCY
t
SCL
t
SCH
t
DSU
t
DHO
t
CSL
t
CSH
t
CSS
t
PS
80
200
80
80
40
40
40
40
40
5
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
符号
民
典型值
最大
单位
w
AI版本3.0 2004年3月
15
