+ 2.7V至+ 5.25V ，低功耗， 4通道，
串行10位ADC的QSOP -16
MAX1248/MAX1249
表5.软件掉电和
时钟模式
PD1
0
0
1
1
PD0
0
1
0
1
设备
完全掉电
快速掉电
内部时钟
外部时钟
I
DD
(A)
100
4个通道
10
1路
1
1000
10,000
VREF = V
DD
= 3.0V
R
负载
=
∞
CODE = 1010101000
表6.硬件掉电和
内部时钟频率
SHDN
状态
1
漂浮的
0
设备
模式
启用
启用
电源 -
下
参考 -
卜FF器
赔偿金
国内
外
不适用
国内
时钟
频率
225kHz
1.8MHz
不适用
0.1
0.1
1
10
100
1k
10k
100k
1M
转换频率（Hz ）
图12.平均电流和转换率
与外部参考
软件省电
软件省电使用位PD1和PD0激活
的控制字节。如表5所示， PD1和PD0
还指定了时钟模式。当软件关机
断言，该ADC工作在最后一个指定的时钟
模式，直到转换完成。那么ADC
掉电进入低静态电流状态。在内部
时钟模式，接口仍处于活动状态，并且转换
结果MAX1248 / MAX1249后，可以同步输出
进入软件关断。
DIN上的第一个逻辑1被解释为一个起始位
和权力了MAX1248 / MAX1249 。继
起始位，数据输入的字或字节的控制也阻止 -
矿山时钟模式和掉电状态。对于应试
的PLE ，如果DIN字包含PD1 = 1，则芯片
保持通电。如果PD0 = PD1 = 0时，降低电耗
恢复一个转换之后。
硬件掉电
拉SHDN为低电平时，转换器硬件
掉电（表6） 。软件与掉电
模式下，转换尚未完成;它停止coinci-
牙齿与SHDN被拉低。 SHDN还CON组
trols在内部时钟模式时钟频率。让
SHDN浮子设置内部时钟的频率为1.8MHz到。
当返回到正常操作与SHDN浮动，
有叔
RC
延迟约2MΩ乘C
L
，其中，
C
L
是在SHDN引脚上的电容性负载。拉
SHDN高台的内部时钟频率225kHz 。
此功能简化了沉淀时间要求
基准电压。与外部参考，
MAX1248 / MAX1249可视为完全供电
了积极的拉动为2μs内
SHDN
高。
断电排序
该MAX1248 / MAX1249自动断电模式可
保存时，以低于经营相当大的权力
最大采样率。图12，图13a中，和13b显示
平均电源电流的取样的函数
率。以下讨论示出了各种
掉电序列。
最低功耗高达500
转换/通道/秒
下面的实施例说明了两个不同的加电
下来的序列。时钟速率的其它组合，
补偿模式和省电模式可
在其它应用中得到最低的功耗。
图13a描绘了MAX1248的功耗
一，八通道转换，充分利用
掉电模式和内部基准补偿
化。一个0.01μF旁路电容REFADJ形成
RC滤波器，与一个内部的20kΩ的基准电阻
0.2ms的时间常数。为了实现全10位精度， 8
时间常数或1.6ms上电后是必需的。
在FASTPD模式，而不是在完全关等待1.6ms
可以最多由10倍降低功耗
或更多。这是通过使用所示的序列来实现
在图14中。
16
______________________________________________________________________________________
