MC100LVE210 ， MC100E210
低电压双路1： 4,1： 5
差分扇出缓冲器
ECL / PECL兼容
该MC100LVE210是一款低电压，低偏移的双差
ECL扇出缓冲器设计时考虑到时钟分配。该
装置具有两个扇出缓冲器，以1： 4和1：5的缓冲液中，在单个
芯片。该器件具有全差分时钟路径，以减少
器件和系统偏移。双缓冲允许的扇出
通过在单个芯片的两个信号，从而减少之间的歪斜
从零件到部件的两个基本的信号偏斜下降到
输出至输出偏斜。这种能力由一个因子减少歪斜
4相比，使用两个LVE111的来完成相同的任务。
该MC100LVE210工作从-3.3V电源，而
MC100E210提供了从相同的功能和性能
标准-4.5V 100E电压供给。
对于应用程序需要一个单端输入时， VBB
基准电压被提供。对于单端输入应用
VBB的参考应该被连接到一个未使用的CLK输入
差分对和旁路通过0.01μF电容到地。该
然后输入信号被驱动到所选择的CLK输入。
以确保紧密歪斜规格被满足必要的是
差分输出的两侧都相同终止，即使
仅在一侧被使用。在大多数应用中所有九个差
对将被使用并且因此终止。在的情况下更少的
超过九个对用于有必要终止至少输出
相邻的一对输出对正，以保持所用
最低歪斜。如果不遵守这些准则会导致小
传播延迟的劣化（ 10-20ps的量级）
正在使用的输出，而不是灾难性到大多数设计这个意愿
导致增加歪斜。注意，包角隔离
从一个输出端的另一个，使得所述准则上面表达
只对包装件的相同侧的输出保持。
该MC100LVE210 ，与大多数ECL器件，可以操作
从积极的VCC供应PECL模式。这允许LVE210到
在+ 3.3V，系统可用于高性能时钟分配。
设计人员可充分利用LVE210的表现来
分布在整个背板或主板低偏移时钟。在一个
PECL环境系列或戴维南线路终端通常是
因为它们不需要额外的电源，如果使用水货
终止所需的VCC - 2.0V的终止电压将需要
来提供。有关使用PECL的更多信息，设计者应
请参考应用笔记AN1406 / D 。
双差分扇出缓冲器
200ps的部件到部件歪斜
50ps的典型输出至输出偏斜
低压ECL / PECL兼容
28引脚PLCC封装
http://onsemi.com
PLCC封装
FN后缀
CASE 776
标记图*
MC100LVE210
AWLYYWW
A
WL
YY
WW
=大会地点
=晶圆地段
=年
=工作周
MC100E210FN
AWLYYWW
A
WL
YY
WW
=大会地点
=晶圆地段
=年
=工作周
*有关更多信息，请参阅应用笔记
AND8002/D
订购信息
设备
MC100LVE210FN
MC100LVE210FNR2
MC100E210FN
MC100E210FNR2
包
PLCC
PLCC
PLCC
PLCC
航运
37单位/铁
500带卷&
37单位/铁
500带卷&
半导体元件工业有限责任公司1999年
1
2000年2月 - 第2版
出版订单号：
MC100LVE210/D
