NCN6004A
引脚说明
（续）
针
10
符号
RESET_A
TYPE
输入
描述
在这个引脚上的信号转换为外部智能卡的RST引脚
#A 。 CS信号必须是低以验证复位功能，而不管
选择的卡。
假设
mP
提供了两个独立的线来控制复位引脚，
NCN6004A可以同时控制两个卡。
当MUX_MODE =高时，此引脚提供了一个获取其中一证A或B复位
由CARD_SEL选择位的手段。
相关的上拉电阻或者是连接到V
CC
（ EN_RPU = H）或断开
连接的时候EN_RPU =低。
这个引脚控制卡#A C4接触该信号可以是解复用，在
MPU的水平，或者复用C4_B ，取决于MUX_MODE逻辑
状态。
当MUX_MODE =高时，此引脚提供了一个获取其中一证A或B C4
由CARD_SEL选择位的手段通道。
相关的上拉电阻或者是连接到V
CC
（ EN_RPU = H）或断开
连接的时候EN_RPU =低。
该引脚控制卡#A C8接触。该信号既可以解复用，在
MPU的水平，或者复用C8_B ，取决于MUX_MODE逻辑
状态。
当MUX_MODE =高时，此引脚提供了一个获取其中一证A或B C8
由CARD_SEL选择位的手段通道。
相关的上拉电阻或者是连接到V
CC
（ EN_RPU = H）或断开
连接的时候EN_RPU =低。
在这个引脚上的信号来自于无论是MCU主时钟，或从任何
信号实现逻辑电平和频率规格。此信号被馈送到
现有内部时钟选择电路被连接到外部的智能卡#A 。
各个外部卡可以有不同的分频比，取决于状态
的CRD_SEL引脚和相关的编程位。内置的电路可以是
编程为1/1， 1/2，1/4或1/8分频比。
这个输入是有效的，并路由到CRD_CLK_A _DIVIDER或CRD_CLK_B_DI-
VIDER不管MUX_MODE状态的，这取决于CLK_D_A /
CRD_D_B和CARD_SEL编程状态（表1） 。
虽然这个输入支持来自晶体振荡器来的信号，但必须是
观察到的，以避免在指定V以外的数字级别
IH
/V
IL
范围内。类似地，
输入时钟信号应具有与操作系统兼容的上升和下降时间频
昆西。
该引脚用于模拟和数字信号的接地参考，并且必须CON组
连接至系统接地。必须注意观察，以提供铜PCB lay-
出设计，以避免小信号和功率瞬态共享相同的轨道上。
良好的高频技术，强烈推荐。
在这个引脚上的信号来自于无论是MCU主时钟，或从任何
信号实现逻辑电平和频率规格。此信号被馈送到
现有内部时钟选择电路被连接到外部的智能卡#B 。
各个外部卡可以有不同的分频比，取决于状态
的CRD_SEL引脚和相关的编程位。内置的电路可以是
编程为1/1， 1/2，1/4或1/8分频比。
这个输入是有效的，并路由到CRD_CLK_B_DIVIDER或CRD_CLK_A_DI-
VIDER不管MUX_MODE状态的，这取决于
CRD_D_B / CRD_D_A和CARD_SEL编程状态（表1） 。
虽然这个输入支持来自晶体振荡器来的信号，但必须是
观察到的，以避免在指定V以外的数字级别
IH
/V
IL
范围内。类似地，
输入时钟信号应具有与操作系统兼容的上升和下降时间频
昆西。
该引脚控制卡#B C8接触。该信号可以是去-multiplexed ，
在MPU的水平，或者复用C8_A ，取决于MUX_MODE逻辑
状态。
当MUX_MODE =高，该引脚在内部禁用，上拉电阻器所配置
连接至V
CC
（不管EN_RPU的逻辑状态是） ，而获得卡B
通过与CARD_SEL选择位相关C8_A发生。
相关的上拉电阻或者是连接到V
CC
（ EN_RPU = H）或断开
连接的时候EN_RPU =低。
11
C4_A
输入
12
C8_A
输入
13
CLOCK_IN_A
时钟输入，
高阻抗
14
ANLG_GND
动力
15
CLOCK_IN_B
时钟输入，
高阻抗
16
C8_B
输入
http://onsemi.com
5
