位置：首页 > IC型号导航 > 首字符N型号页 > 首字符N的型号第434页 > NBC12429FAR2 > NBC12429FAR2 PDF资料 > NBC12429FAR2 PDF资料2第7页
NBC12429
功能说明
内部振荡器使用外部石英晶体作为
它的频率参考的基础。的输出
基准振荡器是由16被发送到前分割
相位检测器。以16 MHz的晶振，这提供了一个
1 MHz的基准频率。虽然此数据表
仅示出了16MHz的晶体的功能，表1中，
在10-20兆赫范围内的任何晶体，可以使用表3中。
在PLL内的压控振荡器工作在到的范围内的200
400兆赫。其输出端通过所配置的一分压器缩放
不论是由串行或并行接口。此输出
环路除法器也被施加到相位检测器。
鉴相器和环路滤波器迫使压控振荡器
输出频率为M倍的基准频率
调整VCO控制电压。请注意，对于某些
的M值（过高或过低）时，PLL不会
实现循环锁定。
该VCO的输出也通过一个输出
被发送到的PECL输出驱动器之前除法器。这
输出分频器（ N分频器）通过配置无论是
串行或并行接口，并可以提供四分之一
分频比（1， 2，4，或8）。该分频器扩展
的部分的性能，同时提供一个占空比为50％ 。
输出驱动器从输出差分驱动
除法器，具有驱动一对传输线的
端接至50
W
到V
CC
-2.0 V.正参考
用于输出驱动器和内部逻辑从分离
对于锁相环的供电，以减少
噪声引起的抖动。
配置逻辑有两个部分：串口和
平行。并行接口使用的值在M [ 8：0]
和N- [1：0 ]输入到配置内部计数器。
通常在系统复位时，该P_LOAD输入被保持
直到低功耗的某个时候生效后。对
低到高P_LOAD过渡，并行输入
被捕获。并行接口在具有优先
串行接口。设置在内部的上拉电阻
M [ 8：0]和N [ 1：0]的输入，以减少元件数
应用的芯片。
串行接口逻辑与一个14来实现
位移位寄存器方案。每一次上升的寄存器转移
在S_CLOCK输入的边缘。串行输入S-DATA必须
满足安装和如在AC指定的保持时间
本文档的特性部分。随着P_LOAD
举高，配置锁存器将捕捉到的值
上的高到低的边缘移位寄存器
S_LOAD输入。见编程节以了解更多
信息。
测试输出反映了各种内部节点值和
位串行数据流中：由T [ 0 2]控制。看
编程节以获取更多信息。
VCO
频率
频率ency
（兆赫）
200
201
202
203
256
M8
0
0
0
0
128
M7
1
1
1
1
64
32
16
8
4
2
1
M的数量*
200
201
202
203
M6
1
1
1
1
M5
0
0
0
0
M4
0
0
0
0
M3
1
1
1
1
M2
0
0
0
0
M1
0
0
1
1
M0
0
1
0
1
397
398
399
400
397
398
399
400
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
0
1
1
1
0
0
1
1
0
1
0
1
0
*具有16 MHz的晶振。
表1.编程VCO频率功能表
http://onsemi.com
7
