位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第1556页 > CY7C1381C-117AI > CY7C1381C-117AI PDF资料 > CY7C1381C-117AI PDF资料1第6页
CY7C1381C
CY7C1383C
CY7C1381C引脚定义
名字
A
0
, A
1
, A
TQFP
(3-Chip
启用）
37,36,32,33,34,
35,42,43,44,45,
46,47,48,49,50,
81,82,99,100
93,94,95,96
BGA
(1-Chip
启用）
P4,N4,A2,B2,C2
,R2,A3,B3,C3,T
3,T4,A5,B5,C5,
T5,A6,B6,C6,R6
L5,G5,G3,L3
FBGA
(3-Chip
启用）
R6,P6,A2,A10,
B2,B10,N6,P3,
P4,P8,P9,P10,
P11,R3,R4,R8,
R9,R10,R11
B5,A5,A4,B4
I / O
描述
输入 -
用地址输入选择之一
同步
512K地址位置。
采样的
上升CLK的边缘，如果ADSP或ADSC是
低电平有效，而CE
1
，CE
2
和CE
3[2]
是
采样活跃。一
[1:0]
喂2位计数器。
输入 -
字节写选择输入，低电平有效。
同步合格与BWE进行字节写入
SRAM中。采样的上升沿
CLK 。
输入 -
全局写使能输入，低电平有效。
同步时上的上升沿置位低
CLK ，一个全球性的写操作进行的（所有字节
被写入，而不管这些值的上
BW
[A ：D ]
和BWE ） 。
输入 -
时钟
时钟输入。
用于捕获所有
同步输入到该设备。还用
递增突发计数器时， ADV为
置为低电平，一阵操作过程中。
BW
A,
BW
B
BW
C,
BW
D
GW
88
H4
B7
CLK
89
K4
B6
CE
1
98
E4
A3
输入 -
芯片使能1输入，低电平有效。
采样
同步于CLK的上升沿。在使用
与CE联
2
和CE
3[2]
to
选择/取消选择该设备。 ADSP被忽略
如果CE
1
为高。
输入 -
芯片使能2输入，高电平有效。
同步采样在CLK的上升沿。在使用
与CE联
1
和CE
3[2]
to
选择/取消选择该设备。
输入 -
芯片使能3输入，低电平有效。
采样
同步于CLK的上升沿。在使用
与CE联
1
和CE
2
to
选择/取消选择该设备。
输入 -
输出使能，异步输入，
异步
低电平有效。
控制着我的方向/ O
销。当低时， I / O引脚用作
输出。当拉高高， I / O引脚
处于三态，并作为输入数据引脚的行为。 OE
中的读出的第一个时钟被屏蔽
从取消循环出现时，
状态。
输入 -
提前输入信号，采样到
同步
上升CLK的边缘。
当断言，它
自动在一个递增地址
爆循环。
输入 -
地址选通的处理器，采样
同步
在CLK ，低电平有效的上升沿。
当置为低电平，地址介绍
到设备中捕获的地址
寄存器。一
[1:0]
也被加载到爆
计数器。当ADSP和ADSC都
断言，只有ADSP是公认的。 ASDP是
被忽略的时候CE
1
被拉高高
CE
2
97
-
B3
CE
3[2]
92
-
A6
OE
86
F4
B8
ADV
83
G4
A9
ADSP
84
A4
B9
文件编号： 38-05238牧师* B
第36 6
