位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第1556页 > CY7C1381C-117AI > CY7C1381C-117AI PDF资料 > CY7C1381C-117AI PDF资料1第14页
CY7C1381C
CY7C1383C
睡眠模式
ZZ的输入引脚是一个异步输入。断言ZZ
放置的SRAM中一个节电“睡眠”模式。两
时钟周期都需要从这个“休眠”进入或退出
模式。在此模式下，数据的完整性是有保证。
访问时进入“睡眠”模式挂起并不是
认为是有效的，也不是完成操作
保证。该设备必须在进入之前，取消
在“睡眠”模式。 CE
1
，CE
2
，CE
3[2]
， ADSP和ADSC绝
仍然无效的T的时间
ZZREC
在ZZ输入后，
返回低电平。
.
ZZ模式电气特性
参数
I
DDZZ
t
ZZS
t
ZZREC
t
ZZI
t
RZZI
描述
贪睡模式，待机电流
设备操作ZZ
ZZ恢复时间
ZZ积极打盹电流
ZZ不活跃，退出当前贪睡
测试条件
ZZ > V
DD
– 0.2V
ZZ > V
DD
– 0.2V
ZZ < 0.2V
此参数被采样
此参数被采样
分钟。
马克斯。
60
2t
CYC
2t
CYC
2t
CYC
0
单位
mA
ns
ns
ns
ns
真值表
[ 3, 4, 5, 6, 7]
周期说明
取消循环，
掉电
取消循环，
掉电
取消循环，
掉电
取消循环，
掉电
取消循环，
掉电
贪睡模式， Pow-
ER-下降
读周期，开始突发
读周期，开始突发
写周期，开始突发
读周期，开始突发
读周期，开始突发
读周期，继续突发
读周期，继续突发
地址
二手
CE
1
CE
2
CE
3
ZZ
无
无
无
无
无
无
外
外
外
外
外
NEXT
NEXT
H
L
L
L
X
X
L
L
L
L
L
X
X
X
L
X
L
X
X
H
H
H
H
H
X
X
X
X
H
X
X
X
L
L
L
L
L
X
X
L
L
L
L
L
H
L
L
L
L
L
L
L
ADSP
X
L
L
H
H
X
L
L
H
H
H
H
H
ADSC
L
X
X
L
L
X
X
X
L
L
L
H
H
ADV写
X
X
X
X
X
X
X
X
X
X
X
L
L
X
X
X
X
X
X
X
X
L
H
H
H
H
OE
X
X
X
X
X
X
L
H
X
L
H
L
H
CLK
DQ
L-H三州
L-H三州
L-H三州
L-H三州
L-H三州
X
L-H
L-H
L-H
L-H
L-H
L-H
L-H
三州
Q
三州
D
Q
三州
Q
三州
注意事项：
3， X = “不在乎。 ”H =逻辑高电平，L =逻辑低电平。
4.写= L时，任何一个或多个字节写使能信号， BWE = L或GW = L WRITE = H时，所有写字节使能信号， BWE ， GW = H ..
5. DQ管脚由当前周期和所述参考信号的控制。 OE是异步的，并且不采样的时钟。
6. SRAM总是启动时ADSP是断言一个读周期，无论GW ， BWE ，或BW的状态
X
。写只能在下一时钟发生
在ADSP后或ADSC的说法。其结果是，参考必须的写周期开始，以使输出为三态之前，驱动为高电平。 OE是一个
不喜欢的写周期的剩余部分。
7. OE是异步的，并且不采样与时钟的上升。它是在写周期内屏蔽。在读周期中的所有数据位为三态时， OE
处于非活动状态，或当装置被取消，并且所有的数据位表现为输出时OE为有效（低电平） 。
9
文件编号： 38-05238牧师* B
第14页36
