位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第1199页 > CY7C1381C-100BZC > CY7C1381C-100BZC PDF资料 > CY7C1381C-100BZC PDF资料1第31页
CY7C1381C
CY7C1383C
时序图
（续）
读/写周期时序
[21, 23, 24]
TCYC
CLK
t
CH
TADS
TADH
t
CL
ADSP
ADSC
TAS
TAH
地址
A1
A2
A3
t
t
WES WEH
A4
A5
A6
BWE ， BW
X
传统文化表现形式
tCEH
CE
ADV
OE
TDS
TDH
tOELZ
数据输入（D ）
数据输出（ Q）
高-Z
t
OEHZ
D(A3)
tCDV
D(A5)
D(A6)
Q(A1)
Q(A2)
单写
不在乎
Q(A4)
Q(A4+1)
Q(A4+2)
Q(A4+3)
后端到回
写到
后端到背面写着
突发读
未定义
注意：
21.在这个图中，当CE为低电平：CE
1
为低电平，CE
2
为HIGH和CE
3
为LOW 。当CE为高电平：CE
1
为高或CE
2
低或CE
3
为高。
22.全宽写可以通过GW LOW启动;或GW HIGH ， LOW BWE和BW
X
低。
23.数据总线（Q）保持在高阻抗下一个写周期，除非新的读访问是通过ADSP或ADSC启动。
24. GW高。
当进入ZZ模式25设备必须取消。见周期说明表所有可能的信号条件可以取消选择该设备。
26的DQ在高-Z时， ZZ退出睡眠模式。
文件编号： 38-05238牧师* B
第31页36
