ISL6123 ， ISL6124 ， ISL6125 ， ISL6126 ， ISL6127 ， ISL6128
防止导通序列的完成，如果有一个
不满意UVLO输入一组。使用此配置
通过T涉及等待
UVLOdel
和T
RSTDEL
（共
160毫秒），每个序列发生器IC链中的最后
RESET ＃释放。一旦启用了第一个音序器
拉高所有的RESET ＃输出将迅速拉低，并
从而使测序关断该结构来
通过多家银行迅速波及的用户
作为皆由DLY_OFF编程顺序
电容器的允许。再次与普通总线型
SYSRTS ＃引脚，同时关闭所有的门下来，
LOGIC看不起不满意的UVLO输入是有保证的
一旦所有的FET或逻辑输出上。
OE
LOW = RESET
有人建议，该电路可以实现原型
与之前计算的特定预期负载
致力于生产版本。
SYSRST ＃
ISL6124
#N
UVLO
启用
ENABLE ＃
RESET＃
图20.输出电压低到高跟踪
G
A
T
E
ENABLE ＃
SYSRST ＃
ISL6125
# N+1
动力
供应
RESET＃
UVLO
RESET＃
L
O
G
I
C
图21.输出电压高到低追踪
RESET＃
图19.多ISL612X串行配置
负电压排序
他们ISL612X家庭可以使用充电泵GATE
输出来驱动场效应管，将控制和序列
负电压降到标称-5V以最小
附加的外部电路。图22示出了导通5V的
双极性电源，然后一起在+ 2.5V和关断两种
正电源的-5V之后被关闭起来。
图23示出了最小的额外的外部电路，以
做到这一点。 5V的齐纳二极管被用于进行电平转换的
栅极驱动下的5V ，以防止过早导通时
GATE = 0V 。一旦栅极驱动电压> Vz的话FET栅极电压>
5V确保全面开启一次GATE获取到VDD + 5.3V 。开启
通和关断斜率可以与FET的栅极进行调整
串联电阻值。在-V导轨定序是
通过DLY_X电容值来实现正常
虽然在原型的调整应该被考虑到
微调实际电路的要求。
FN9005.4
2005年6月10日
电压跟踪
在一些应用中，各种不同的电压可以具有跟踪
对方，因为他们坡道&下来，而有些人可能只是
需要排序。在这些情况下，跟踪可
完成，并且已经证实在宽
负载电流（1A至10A）和负载电容的范围
（ 10μF至3300μF ）与ISL612X家庭。图20和图
图21表示输出电压斜坡跟踪性能，
注意，差低于0.5V。有关
门销连接在一起，以星形图案，以使
之间的任何两个门销阻力相当于（1K至
10K ）结果，一个共享的GATE斜坡电压的和
具有相同或相似的足够的FET这种行为是
观察到。
14
