位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第1371页 > CY3950V256-125MBC > CY3950V256-125MBC PDF资料 > CY3950V256-125MBC PDF资料1第12页
Delta39K ISR
CPLD系列
表6
介绍了可有效相移选项
带或不带一个外部反馈使用。
表7
是所有可用的隔膜的影响的例子
和250 MHz的VCO的输出相移的选择。这也
示除法对所得的占空比的影响
时钟。注意，占空比为50-50时，压控振荡器的输出是
由偶数个分割。还注意的是，相移
适用于该压控振荡器的输出，而不是分割输出。
有关此锁相环的结构和操作的更多细节
请参考应用笔记标题
“ Delta39K PLL和
时钟树“ 。
表4.有效的PLL乘法和除法选项 - 无外部反馈
输入频率
(GCLK[0])
f
PLLI
（兆赫）
DC–12.5
100–133
50–133
33.3–88.7
25–66
20–53.2
16.6–44.3
12.5–33
12.5–16.625
有效的乘法选项
价值
不适用
1
2
3
4
5
6
8
16
VCO输出
频率（MHz）
不适用
100–133
100–266
100–266
100–266
100–266
100–266
100–266
200–266
价值
不适用
1–6, 8, 16
1–6, 8, 16
1–6, 8, 16
1–6, 8, 16
1–6, 8, 16
1–6, 8, 16
1–6, 8, 16
1–6, 8, 16
有效的鸿沟选项
输出频率（ INTCLK [3： 0]）的
f
PLLO
（兆赫）
DC–12.5
6.25–133
6.25–266
6.25–266
6.25–266
6.25–266
6.25–266
6.25–266
6.25–266
片外时钟
频率
DC–6.25
3.125–66
3.125–133
3.1–266
3.125–133
3.1–133
3.1–133
3.125–133
3.125–133
表5.有效的PLL乘法和除法选项 - 使用外部反馈
有效的乘法选项
输入（ GCLK ）频率
f
PLLI
（兆赫）
50–133
25–66.5
16.67–44.33
12.5–33.25
12.5–26.6
12.5–22.17
12.5–16.63
价值
1
1
1
1
1
1
1
VCO输出
频率（MHz）
100–266
100–266
100–266
100–266
125–266
150–266
200–266
价值
1
2
3
4
5
6
8
有效的鸿沟选项
输出（ INTCLK ）频率
f
PLLO
（兆赫）
100–266
50–133
33.33–88.66
25–66.5
25–53.2
25–44.34
25–33.25
片外时钟
频率
50–133
25–66.5
16.67–44.33
12.5–33.25
12.5–26.6
12.5–22.17
12.5–16.63
表6.推荐PLL相移选项
如果没有外部反馈
0°,45°, 90°, 135°, 180°, 225°, 270°, 315°
0°
随着外部反馈
表7.定时时钟相位的一个V除以所有选项
CO
250 MHz的输出频率
DIVIDE
因素
1
2
3
4
5
6
8
16
期
（纳秒）
4
8
12
16
20
24
32
64
占空比％
40–60
50
33–67
50
40–60
50
50
50
0°
（纳秒）
0
0
0
0
0
0
0
0
45°
（纳秒）
0.5
0.5
0.5
0.5
0.5
0.5
0.5
0.5
90°
（纳秒）
1.0
1.0
1.0
1.0
1.0
1.0
1.0
1.0
135°
（纳秒）
1.5
1.5
1.5
1.5
1.5
1.5
1.5
1.5
180°
（纳秒）
2.0
2.0
2.0
2.0
2.0
2.0
2.0
2.0
225°
（纳秒）
2.5
2.5
2.5
2.5
2.5
2.5
2.5
2.5
270°
（纳秒）
3.0
3.0
3.0
3.0
3.0
3.0
3.0
3.0
315°
（纳秒）
3.5
3.5
3.5
3.5
3.5
3.5
3.5
3.5
文件编号： 38-03039牧师* H
第12页86
