HI5721
详细说明
该HI5721是一个10位，电流输出D / A转换器。该DAC
可以转换为125 MSPS ，运行在+ 5V和-5.2V
耗材。该体系结构是一个R / 2R和分段
切换当前单元格的安排，以减少毛刺和
保持无激光微调的10位线性度。该HI5721
从实现其低功耗和高速性能
先进的BiCMOS工艺。该HI5721消耗为700mW
（典型值），也只有0.5ns的改进的保持时间
（典型值） 。的HI5721是用于优异的转换器
通信应用和高性能的视频
系统。
要终止时钟线分流终结地是
最有效的类型在125 MSPS时钟速率。一个典型的价值
终止可以由以下方程确定：
R
T
= Z
O
,
用于端接电阻器。对于一个受控阻抗
板一个Z
O
为50Ω ，则R
T
= 50Ω 。并联终端匹配
在传输线的接收端，或作为最好使用
接近HI5721的CLK引脚越好。
HI5721
DAC
Z
O
= 50
CLK
R
T
= 50
数字输入
该HI5721是TTL / CMOS兼容D / A 。输入可以
使用反转脚倒置。当反转为低电平
（ “0” ）输入正交逻辑只是简单地传递数据
通过保持不变。
当反转为高电平（ “1” ） D0位（LSB ）至D8是
反转。 D9不被反转，并且可以被认为是一个符号位
启用此正交兼容模式下。该
反向功能可以简化大型正弦波的要求
波查找表中数字控制振荡器。
在DDS的应用程序将只需要所使用的NCO基
存储或产生90度的信息，然后使用
倒置控制来控制输出波形的符号。
图18. AC终止HI5721时钟线
上升和下降时间和线路的传播延迟会
受分流终结者。终止子可以是
连接到DGND 。
降噪
为了减少电源噪声，单独的模拟和数字
电源应与0.1μF和0.01μF使用
陶瓷电容器放在尽可能靠近的身体
HI5721尽可能的模拟（ AV
EE
）和数字（DV
EE
)
耗材。模拟地和数字地回报应该是
连接在一起的回设备，以确保正确
操作上电。在V
CC
电源引脚应
去耦用一个0.1μF的电容。
数据缓冲器/电平转换器
通过D9数据输入D0 （ LSB ） （ MSB ）在内部
翻译从TTL到ECL 。内部锁存器和开关
电流源控制在ECL技术实施
维持高开关速度和低噪音等特点。
参考
在HI5721内部基准是-1.25V （典型值）
带隙基准电压源具有100μV /
o
C的温度
漂移（典型值） 。内部基准电压应当由被缓冲
控制放大器器提供足够的驱动器，用于
分段的当前小区和R / 2R梯形电阻。
参考输出（ REF OUT ）应该被连接到所述
控制放大器器输入（ CTRL AMP IN） 。控制
扩增fi er输出（ CTRL AMP OUT ）应该被用来驱动
参考输入（ REF IN）和一个0.1μF的电容
模拟V- （AV
EE
） 。这提高了解耦建立时间
从HI5721的模拟输出切换噪声。
满量程输出电流由CTRL控制
AMP IN引脚和设定电阻（R
SET
） 。的比例为：
I
OUT
（满量程） = （V
CTRL AMP IN
/R
SET
) x 32.
译码/驱动
该架构采用了分体式R / 2R和分段
电流源的安排。 D0位（LSB ）至D5
直接驱动一个典型的R / 2R网络，创建二进制
加权电流源。位D6通过D9 （ MSB ）通
通过一个“温度计”编码器，转换器的
输入的数据为15个独立分段电流源
启用。拆分架构有助于提高故障时
保持10位的线性无激光微调。最差
故障的情况下是在整个输出传递更加恒定
功能。
时钟和终止
内部10位寄存器上更新的上升沿
时钟。由于HI5721时钟速率下运行，以125 MSPS，以
最大限度地减少反射和时钟噪声进入部分正确
终止应该被使用。在PCB布线的时钟运行应
尽量短，并有最低负荷。为了保证
从董事会一致的结果对板，阻抗控制
多氯联苯应该用特性线阻抗Z可使用
O
的50Ω 。
乘能力
的HI5721可以在两个不同的乘法操作
精读网络gurations 。首先，使用Ctrl AMP IN输入端子，一
-0.6V至-1.2V的信号可以用一个带宽可达应用
1MHz的。以增加乘法带宽， 0.1μF的
电容连接在REF IN至AV
EE
可以减小。
3-43
