gm2121初步数据表
5.3外部ROM接口时序要求
T
RC
T
加
ROM_DATA [7 ：0]的
74
A0
ROM_ADDR [15 ：0]的
00F4
T
OE
00F5
00F6
ROM_Oen
T
MICRO_CLK
MICRO_CLK
（内部）
数据锁存
（内部）
74
A0
地址断言
数据锁存
图31 。
外部ROM接口时序图
T
MICRO_CLK
= 1 / f
TCLK
= 1 / 24MHz的= 41.6纳秒（如24MHz的晶振TCLK使用）
MICRO_CLK是MCU内部时钟从TCLK衍生并具有相同的频率的TCLK 。在最大
支持TCLK频率（ 24MHz的）的MICRO_CLK周期约为41ns 。
在ROM中的数据被锁存第三MICRO_CLK上升沿后的地址总线被断言。由于这
要求，外部ROM应该具有相等的最大访问时间或者少于三个的TCLK周期（对于
例如，在24MHz的晶振TCLK用于小于123纳秒） 。
有三个标准被满足的外部ROM接口定时（再次使用的24MHz的TCLK为最坏的情况
例子） ：
1.
2.
3.
T
RC
= 4×牛逼
MIRCO_CLK
= 166.4纳秒
T
ACCMax
≤
3 x深
MIRCO_CLK
= 124.8纳秒
T
OE
≤
2 x深
MIRCO_CLK
= 83.2纳秒
C2121-DAT-01F
49
http://www.genesis-microchip.com
2002年12月
