位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第872页 > ISPGDX120A-5T176 > ISPGDX120A-5T176 PDF资料 > ISPGDX120A-5T176 PDF资料2第12页
特定网络阳离子
ispGDX家庭
在GDF文件
该GDF文件是设计一个简单的文字说明
功能，设备和引脚参数。该文件有四个
部分：设备选择，设置和不断的语句，一
销部分和连接部分。样本文件看起来
像这样：
从A总线到B总线// 32位数据交换
设计a2bexch
PART ispGDX160-5Q208 ;
PARAM安全性;
PARAM上拉断;
SET BUSA [ dataA0..dataA31 ]
SET busB [ dataB0..dataB31 ]
BIDI BUSA { A0..A31 }上拉SLOWSLEW ;
BIDI busB { B0..B31 }上拉SLOWSLEW ;
输入[ OE0 ] { C1 } ;
开始
busA.oe
busB.oe
busA.m1
busA.s0
busA.s1
busB.m0
busB.s0
busB.s1
结束
这个例子显示了一个简单而完整的32位A总线
到B总线数据交换的设计。一旦完成，
编译器接管。
=
=
=
=
=
=
=
=
oe0;
!oe0;
busB ;
VCC ;
GND ;
BUSA ;
GND ;
GND ;
详情请咨询ispGDX开发系统手册
完整的细节。
ispGDX GDF文件扩展点
TYPE
DOT EXT 。
.M0
MUX
输入
.M1
.M2
.M3
MUX
选择
.S0
.S1
.clk
控制
.EN
.OE
描述
MUXA数据输入到4-1 MUX
MUXB数据输入到4-1 MUX
MUXC数据输入到4-1 MUX
MUXD数据输入到4-1 MUX
MUX0选择输入到4-1 MUX
MUX1选择输入到4-1 MUX
时钟寄存器信号
锁存使能的锁存信号
输出使能三态输出
或双向信号
ispGDX点分机
该ispGDX设计系统编译
创建的GDF文件之后，编译器检查
语法和提供有用的提示和任何位置
语法错误。编译器执行设计规则检查，
例如，时钟和启动指定，使用输入/
输出/ BIDI使用，并正确使用属性。 I / O
连接也检查，以确保极性， MUX
选择控件，并连接正确。
编译自动完成，报告和
编程文件被保存。
生成报告
当ispGDX系统编译一个设计，并生成
茨指定的网表，下面的输出文件
创建：
报告文件
.LOG
.RPT
.rt1
.rt2
-
-
-
-
编译器历史记录
编译器报告
最小延迟时序报告
最大延时时序报告
强大的语法
莱迪思的ispGDX设计系统使用简单，但加电
FUL ，语法轻松地定义设计。对！ （爆炸）运算符
控制引脚的极性，并且可以在这两个销可使用与
设计定义的连接部分。点exten-
sions定义数据的输入，选择控制为4：1的
时序元件的多路转换器，和控制输入
和三态缓冲器。点扩展.M ＃ （ MUX
输入） ， .S ＃ （ MUX选择） ，以及控制功能，如
.CLK ， .EN ， .OE （在相邻的表格所示） 。引脚属性
被分配在所述的GDF的销部为好。
SLOWSLEW选择慢转换速率为输出
缓冲区。上拉修复了片内上拉电阻的
特别是脚。梳子属性区别
结构为双向引脚。如果梳状的情况下，将输入
寄存器或锁存器的输出缓冲将被应用到
双向引脚。
仿真文件
.SIM - 布线后仿真LAC格式
网表
.edo
.vlo
.edo
.IFO
.vho
.vhn
.vto
-
-
-
-
-
-
-
EDIF输出
Verilog的输出
Viewlogic系EDIF格式输出
OrCAD的输出
VHDL非重要与最大输出延迟
VHDL非重要与最大输出延迟
VHDL重要的输出
12
