K4N26323AE-GC
模式寄存器设置（ MRS）
128M GDDR2 SDRAM
模式寄存器中存储的数据，用于控制GDDR2 SDRAM中的各种操作模式。它计划CAS
延迟，寻址模式，测试模式和各种供应商特定选项，使GDDR2 SDRAM可用于各种昼夜温差
同的应用程序。模式寄存器的缺省值没有被定义，因此该模式寄存器必须写入后
EMRS设置才能正常工作。该模式寄存器写的是主张低CS ， RAS ， CAS和我们（ GDDR2
SDRAM的应与CKE活动模式已经写入到模式寄存器）之前高。地址引脚的状态
A
0
~ A
11
和BA
0
， BA
1
在相同的周期的CS ， RAS，CAS和WE变为低电平被写入到模式寄存器。最低限度
4个时钟周期被要求填写在模式寄存器中的写入操作。的模式寄存器的内容可以是
用操作期间相同的命令和时钟周期的要求，只要所有银行在空闲状态改变。
模式寄存器分为取决于功能性的各种领域。突发长度用一
0
~ A
2
，解决
模式使用
3
， CAS延迟（读列地址的延迟）使用
4
~ A
6
. A
7
用于测试模式。一
9
~ A
11
是
用于tWR的。请参阅下表为不同的寻址模式和CAS延迟特定的代码。
BA
1
BA
0
A
11
A
10
A
9
A
8
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
地址总线
0
0
*
tWR的
0
TM
CAS延迟
BT
突发长度
*1
模式寄存器
测试模式
A
7
BA
0
0
1
A
n
~ A
0
太太
EMRS
0
1
模式
正常
TEST
突发长度
A
2
0
A
1
1
0
A
0
突发长度
4
突发类型
A
3
0
突发类型
顺序
0
tWR的
A
11
0
0
0
0
1
1
1
1
A
10
0
0
1
1
0
0
1
1
A
9
0
1
0
1
0
1
0
1
刘健选择
版权所有
版权所有
3
4
5
版权所有
版权所有
版权所有
CAS延迟
A
6
0
0
0
0
1
1
1
1
A
5
0
0
1
1
0
0
1
1
A
4
0
1
0
1
0
1
0
1
潜伏期
版权所有
版权所有
版权所有
版权所有
版权所有
5
6
7
* 1 。 BL 4 ，顺序只有
- 11 -
修订版1.7 （ 2003年1月）
