位置：首页 > IC型号导航 > 首字符K型号页 > 首字符K的型号第41页 > K4S161622D-TC/L10 > K4S161622D-TC/L10 PDF资料 > K4S161622D-TC/L10 PDF资料1第1页
K4S161622D
512K X 16Bit的X 2银行同步DRAM
特点
3.3V电源
LVTTL与复用地址兼容
双银行操作
MRS周期与解决关键程序
- 。 CAS延迟（ 2 & 3 ）
- 。突发长度（1， 2，4， 8 &全页）
- 。突发类型（顺序&交错）
所有的输入进行采样，该系统的正向边沿
时钟
突发读取单位写操作
DQM用于屏蔽
自动&自我刷新
15.6us刷新占空比（ 2K / 32毫秒）
CMOS SDRAM
概述
该K4S161622D是16777216位同步高速数据
率动态RAM组织为2× 524,288字16位，
制造与三星的高性能CMOS技
术。同步设计允许与精确的周期控制
使用系统时钟的I / O事务都可能在每个时钟
周期。工作频率范围，可编程突发
长度和可编程延迟允许在同一个设备要
对于各种高带宽是有用的，高性能的MEM
储器系统的应用程序。
订购信息
产品型号
K4S161622D-TC/L55
K4S161622D-TC/L60
K4S161622D-TC/L70
K4S161622D-TC/L80
K4S161622D-TC/L10
最大频率。
183MHz
166MHz
143MHz
125MHz
100MHz
LVTTL
50
TSOP （II）的
接口封装
功能框图
I / O控制
LWE
数据输入寄存器
BANK SELECT
刷新计数器
LDQM
输出缓冲器
行解码器
SENSE AMP
512K ×16
行缓冲区
DQI
地址寄存器
CLK
添加
512K ×16
列解码器
上校缓冲区
延迟&突发长度
LRAS
LCBR
LCKE
LRAS
LCBR
LWE
LCAS
编程注册
LWCBR
LDQM
注册时间
CLK
CKE
CS
RAS
CAS
WE
L（ U） DQM
*三星电子保留权利
改变产品或规格不
通知。
