飞利浦半导体
产品speci fi cation
3.3V的BTL 8位TTL为BTL收发器
FBL22040
逻辑示意图FBL2040
OEB0
46
OEB1
OEA
AI0
AO0
45
47
40
51
50
B0
38
AI1
AO1
2
52
B1
36
AI2
AO2
3
4
B2
34
AI3
8
6
B3
TTL
水平
AO3
BTL
水平
32
B4
AI4
AO4
9
10
30
AI5
AO5
14
12
B5
28
AI6
AO6
18
16
B6
26
AI7
AO7
24
20
B7
TMS
TCK
TDI
TDO
NC
=
逻辑V
CC
=
逻辑GND
=
=
总线V
CC
BUS GND
=
BIAS V
=
=
BG V
CC
BG GND
=
42
44
22
21
（未来的JTAG边界扫描选项）
25
49
1, 5, 7, 11, 13, 15
23, 43
27, 29, 31, 33, 35, 37, 39, 41
48
17
19
SG00077
1998年12月07
6
