M89系列
EPROM或闪速存储器或外部
程序员。为了简化闪存的更新，
从辅助执行程序执行
闪速存储器（用于M89xxF2x ）或EEPROM
（对于M8913F1x ） ，而主闪光
存储器被更新。这种解决方案避免了
复杂的硬件和软件开销
要实现IAP 。
ST使得可用的软件开发工具，
PSDsoft中快速，生成ANSI -C
兼容的代码与目标MCU的使用。这
代码可以让你操作的非易失性
存储器（NVM ）的FLASH + PSD内。代码
还提供了用于实施例：
- 闪光经由主机的UART的存储器IAP的
MCU
- 内存分页到跨越多个执行代码
FLASH + PSD内存页
FLASH + PSD架构概述
FLASH + PSD器件包含几个主要的
的功能块。图3示出了体系结构
在M89 FLASH + PSD器件系列。该
各块的功能进行了简要描述
下面的章节。许多块的执行
多个函数中，是用户可配置的。
内存
1或2兆比特（ 128K ×8或256K ×8 ）闪光
内存的主内存
FLASH + PSD 。它被分成8个等尺寸的
部门是单独选择。
256千位（ 32K ×8 ）二次EEPROM或
闪速存储器被划分成四个相等大小的
部门。每个部门单独选择。
SRAM被设计用于作为一个高速暂存
存储器或者作为扩展到MCU的SRAM 。如果
外部电池被连接到电压转换待机动
由（ VSTBY ， PC2） ，数据被保持在的情况下
电源故障。
的存储器中的每个扇区可位于一
由用户定义的不同的地址空间。
对于所有类型的存储器访问时间包括
地址锁存和DPLD解码时间。
该M8913F1x有64个字节的OTP存储器
产品标识符，序列号，校准
常量等。
页寄存器
8位页寄存器扩展地址
高达256倍范围的MCU 。分页
地址可被用作地址空间的一部分
访问外部存储器和外设，或
内部存储器和I / O 。页面寄存器
也可以用来改变的地址映射
的闪存部门分成不同
对于IAP存储空间。
PLDS
该器件包含两个PLD ，译码PLD
（ DPLD ）和通用PLD （ GPLD ） ，每
对于不同的功能优化，如图
表3中的PLD的功能划分
降低功耗，优化成本/
性能，并简化了设计输入。
译码PLD （ DPLD ）用于解码
地址，并产生芯片选择用于
FLASH + PSD内部存储器和寄存器。该
DPLD有14个组合输出，这是
用于选择内存部门和内部
寄存器。在常规的PLD （ GPLD ）可以用来
实现用户自定义的外部片选
信号和其它组合逻辑功能。
在可编程逻辑器件消耗最低的能源。速度
与PLD的功耗被控制
通过在PMMR0寄存器和其他的涡轮位
位在PMMR2寄存器。这些寄存器
由MCU设置在运行时。有轻微的
在调用的时候罚PLD传播时间
电源管理功能。
I / O端口
该FLASH + PSD有27个可单独配置
I / O引脚分布在四个端口（端口A ， B，
C和D ） 。每个I / O引脚都可以单独
配置用于不同的功能。端口可以
配置为标准的MCU的I / O端口， PLD I / O ，或
针对MCU采用锁存地址输出
复用的地址/数据总线。端口A和B
可被配置为漏极开路。
JTAG管脚可对端口C被启用在 -
系统编程（ ISP） 。
端口A也可以被配置为一个数据端口
非复用总线。
单片机总线接口
FLASH +轻松PSD接口与大多数8位
微控制器有两种复用或非
复用的地址/数据总线。该装置是
配置为在MCU的控制响应
信号，这些信号也被用作输入到可编程逻辑器件。
有关示例，请参阅完整的数据资料。
JTAG端口
在系统编程（ ISP）可以进行
通过端口C.该系列的JTAG信号
接口允许完全编程
整个FLASH + PSD器件。空白器件可以
完全编程为在第一时间之后它是
焊接到电路板上。 JTAG信号（ TMS ，
TCK ， TSTAT ， TERR ， TDI ， TDO ）可
复用的端口C表4的其他功能
表示JTAG管脚分配。四针
JTAG也完全支持。
在系统编程（ ISP ）
通过对端口C的JTAG信号，整个
FLASH + PSD器件进行编程或
4/7
