FLEX 10K嵌入式可编程逻辑系列数据手册
级联链
与级联链中， FLEX 10K架构可以实现
具有非常宽的扇入的功能。相邻的LUT可以用于
计算并行的功能部分;级联串行链
连接的中间值。级联链可以使用逻辑
和
或逻辑
OR
（通过德·摩根的反转）连接的输出
相邻的LE 。每增加一个LE提供了四个输入到
有效宽度的函数的，具有延迟低至每LE的0.7纳秒。级联
链逻辑可以自动通过MAX + PLUS II编译器来创建
设计处理期间，或通过手动设计中设计者
条目。
梯级链比八位不再被自动执行
连接几个实验室一起。为了更容易地路由，长级联链
跳过一排隔LAB 。级联链的长度超过一个LAB
跳过或者从偶数LAB到偶数LAB，或从
奇数LAB到奇数LAB （例如，第一个，最后LE
LAB在连续级联到第三LAB的第一个LE ） 。级联链
不交叉的行（例如，中心，在EPF10K50器件，所述
级联链停止在十八LAB和一个新的开始的
十九LAB ） 。这个断裂是由于EAB的放置在中间
该行。
图8
显示了级联功能可以连接相邻的LE形成
函数具有宽扇形英寸这些例子表明4N的功能
与实施变数
n
个LE 。勒延迟低至1.6纳秒;该
级联链延迟低至0.7纳秒。与级联链， 3.7纳秒是
需要解码的16位地址。
图8.梯级连锁经营
和级联链
或级联链
d[3..0]
LUT
LE1
d[3..0]
LUT
LE1
d[7..4]
LUT
LE2
d[7..4]
LUT
LE2
d[(4n-1)..(4n-4)]
LUT
LEN
d[(4n-1)..(4n-4)]
LUT
LEN
Altera公司。
17
