PI90LV044 ， PI90LVB044
双LVDS 2x2交叉/中继器开关
特点
双重的2x2交叉点/中继器开关
符合或超越以下要求
ANSI TIA / EIA - 644-1995
专为信令速率高达650 Mbit / s的（ 325MHz的）
-40 ° C至85°C，采用3.3V单电源供电
低电压差分信号与输出电压
± 350mV的到：
- 100Ω负载（ PI90LV044 ）
- 50Ω负载总线LVDS信令（ PI90LVB044 ）
接受± 350mV的差分输入
宽共模输入范围： 0.2V至2.7V
输出驱动器具有高阻抗时禁用或
当V
CC
≤
1.5V
输入开路，短路和终止的故障安全
传播延迟时间为3.5ns
ESD保护为10kV的总线引脚
总线引脚为高阻抗时禁用或
随着V
CC
小于1.5V
TTL输入可承受5V
在250mW的400 Mbit / s的功耗
包装（无铅&绿色可用） ：
- 28引脚QSOP （ Q）
- 28引脚TSSOP （L ）
描述
该PI90LV044和PI90LVB044是单片双2x2的异步
异步的交叉点/中继器开关。交叉点功能
是基于一个多路转换树结构。可以在每个2×2开关
被认为是一对2 ：1复用器有相同
输入。通过每个开关的信号路径是全差分
以最小的传播延迟。信号路径被注销，
所以没有时钟所需的数据输入。信号线驱动器
和接收器采用低电压差分信号（ LVDS ）来
实现信号传输速率高达650Mbps 。
LVDS标准提供了一个最小差分输出电压
247 mV的年龄幅度为100Ω的负载，并收到100
毫伏信号，与接地电位差高达1V一个之间
发射机和接收机。该PI90LVB044一倍的输出驱动器
电流来实现的LVDS电平与一个50欧姆的负载。
这些装置的预期应用是用于环路和
冗余的信道切换为点至点的基带
（ PI90LV044 ）和点对多点（ PI90LVB044 ）数据传输
在受控阻抗媒体。
引脚配置
框图
S0,S1
1A/1B
1DE/2DE
1Y/1Z
1B
1A
S0
1DE
S1
2A
2B
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
V
CC
1Y
1Z
2DE
2Z
2Y
GND
V
CC
3Y
3Z
4DE
4Y
4Z
GND
2A/2B
2Y/2Z
3A
3B
S2
3DE
S3
3A/3B
3Y/3Z
4A/4B
S2/S3
4Y/4Z
3DE/4DE
4A
4B
1
PS8485D
09/22/04
