位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第351页 > ELANSC410-66AI > ELANSC410-66AI PDF资料 > ELANSC410-66AI PDF资料1第19页
该lanSC400和lanSC410微控制器支持部门
下面列出的端口的数据总线配置。外
收发器或缓冲器可以用于分离
巴士。
s
16位DRAM总线， 8位/ 16位ROM ， 32位VL总线
残疾人，内部图形控制器使能/
残
s
16位/ 32位DRAM总线， 8位/ 16位ROM ， 32位VL总线
启用/禁用，内部图形控制器
残
s
16位/ 32位DRAM总线， 32位ROM ， 32位VL总线
启用/禁用，内部图形控制器
残
请参阅第22页上的图2和图3第23页
示例系统的方框图。
该lanSC400和lanSC410微控制器提供
在配置ROM和DRAM数据的灵活性
公共汽车为不同的宽度。宽度（ 8/16/32位）
ROMCS0是在上电期间，通过编程
2 pinstraps ， CFG0和CFG1 。在DRAM宽度
（ 16/32位） ，通过配置进行编程
寄存器。多达四个16位或32位的银行的DRAM是
支持。
两三个ROM /闪存芯片的选择
（ ROMCS2 - ROMCS0 ）可以被重新映射到一个PC卡
通过pinstrap或软件控制插座。此功能
支持焊接式闪存重编程
存储启动设备，也简化了测试
BIOS / XIP OS的代码（执行到位） 。
地址总线
有两个外部地址总线上的
lanSC400和lanSC410微控制器。
s
系统地址总线：
在SA25 - SA0 AD-系统
礼服总线输出的物理内存或I / O端口
锁存地址。这些地址被用于通过
比主系之外的所有外围设备
统DRAM 。此外，该系统的地址总线是
本地地址总线VL总线模式。
s
DRAM地址总线：
DRAM的行和列的AD-
衣服被复用到DRAM地址
公交车（ MA12 - MA0 ） 。行地址被驱动到
该总线，并在RAS的下降沿有效。
列地址驱动到该总线，并
有效时CAS的下降沿。
该SA总线的ISA总线之间共享，则
VL总线中，ROM /闪存存储器控制器和，对
lanSC400单片机， PC卡控制器。
该lanSC400和lanSC410微控制器
提供可编程驱动能力的I / O
缓冲，以适应负载的各种系统
精读网络gurations 。
内存管理
该lanSC400和lanSC410微MAN-
年龄多达九个单独的物理设备内存AD-
装扮空间。但所有的ISA内存地址空间
可以具有高达64兆字节的每一个的深度。 ISA总线
存储器区域被限制为16兆字节，由ISA定义
规格。单片机将驱动所有AD- 26
在ISA周期礼服线条，让多达64 MB的AD-
装扮空间，如在存储器管理描述
的部分
lanSC400和lanSC410单片机
制器用户手册
（订单＃ 21030 ） - 参照下面的
第ISA总线寻址） 。九内存
空间是：
s
系统存储器地址空间（ DRAM）的
s
ROM0存储器地址空间（ ROMCS0信号）
s
ROM1存储器地址空间（ ROMCS1信号）
s
ROM2存储器地址空间（ ROMCS2信号）
s
PC卡插槽中的内存地址空间（COM-
只有周一和属性） （ lanSC400微控制器）
s
PC卡插槽B的内存地址空间（COM-
只有周一和属性） （ lanSC400微控制器）
s
外部ISA / VL总线内存地址空间
系统存储器地址空间（DRAM）是可接近
sible采用直接映射的CPU地址，可以
也可以通过在CPU中的间接方法来访问
使用Memory绘图系统（ MMS ） 。对
lanSC400微控制器， DRAM也可访问
通过集成图形控制器，如果启用。
在ROM0地址空间是通过一个部分进入
在CPU地址总线的直接映射，并部分地
通过访问彩信。该ROM1和ROM2
地址空间只能间接地访问使用
MMS 。
在lanSC400单片机， PC卡AD-
裙空间通过一个单独的访问，
82365SL兼容地址映射系统。
在ISA / VL总线的地址空间进行访问的
直接映射的CPU地址总线的。 ISA内存
当CPU产生一个周期中产生
该不被检测为一个访问任何存储器周期
其它内存空间。可以在ISA总线存储器周期
如果CPU产生一个存储器也可以生成
驻留在ISA重叠存储器地址
区窗口。这个窗口可以被定义为覆盖
16兆字节的以下任何系统存储器区域。
ELAN SC400和lanSC410微控制器数据表
19
