位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第3089页 > M2V28D40ATP-10 > M2V28D40ATP-10 PDF资料 > M2V28D40ATP-10 PDF资料2第23页
DDR SDRAM （ Rev.0.1 ）
Jun,'00
初步
读
三菱的LSI
M2S28D20 / 30 / 40ATP
128M双数据速率同步DRAM
从该库激活的tRCD后， READ命令可以被发出。第1输出数据可用
在/ CAS延迟从读取后，接着（ BL-1 ）个连续的数据时，突发长度
是BL 。的起始地址是由A11指定，A9 -A0 （×4 ） / A9 -A0的（x8） / A8 -A0 （ ×16） ，并且所述地址
数据突发序列由突发类型定义。甲READ命令可以被应用到任何
有效的银行，因此该行预充电时间（TRP） ，可以隐藏在连续输出数据
交错的多个银行。当A10是高在一个READ命令时，自动预充电
（ READA ）被执行。任何命令（读，写， PRE ， ACT）的同一家银行被禁止，直到
内部预充电已完成。内部预充电开始于BL / 2 READA后。下一个
ACT命令（ BL / 2 +激进党）从以前的READA后发出。
多行交错READ （ BL = 8 ， CL = 2 ）
/ CLK
CLK
命令
A0-9,11
A10
BA0,1
的DQ
DQ
/ CAS延时
Qa0
Qa1
Qa2
Qa3
Qa4
Qa5
Qa6
Qa7
Qb0
Qb1
Qb2
Qb3
Qb4
Qb5
Qb7
Qb8
法案
tRCD的
Xa
Xa
读ACT
Y
0
Xb
Xb
读预
Y
0
0
00
00
10
10
00
突发长度
三菱电机
23
