t
格局
t
GCLK -EOC
t
HOLD
t
格局
t
HOLD
GCLK （由LM9812 ）
CD0-CD9
B GAIN
n-1
EOC = RD PIXEL
D0-D9
外部数据总线
加速度输出数据
n-1
加速度输出数据
n-1
R断开
n
B输出数据
n-1
R GAIN
n
B输出数据
n-1
克OFF
n
R OUT
n
绿色增益
n
R OUT
n
右偏移量
n
R GAIN
n
摹偏移
n
绿色增益
n
图17 ：在同一总线数字数据定时，输出数据和系数数据，一个时钟
（ GCLK ）为系数数据，通过LM9812产生GCLK 。
t
格局
t
HOLD
OCLK （以LM9812 ）
GCLK （以LM9812 ）
t
GCLK - EOC （ GCLK IN）
t
格局
t
HOLD
CD0 - CD9 B增益
n-1
EOC
R断开
n
R GAIN
n
克OFF
n
绿色增益
n
t
OCLK - EOC 2 （ OCLK IN）
D0-D9
加速度输出数据
n-1
B输出数据
n-1
图18 ：数字数据定时，输出数据和独立的总线上的系数数据，两个时钟（ OCLK和
GCLK ）为系数数据， OCLK和GCLK输入到LM9812 ， OCLK和GLCK相位= 0°时， RD像素保持为低。
t
格局
t
HOLD
OCLK （以LM9812 ）
GCLK （以LM9812 ）
t
格局
t
HOLD
CD0-CD9
EOC
R GAIN
n-1
克OFF
n
绿色增益
n
B关闭
n
B GAIN
n
t
OCLK - EOC 2 （ OCLK IN）
t
GCLK - EOC （ GCLK IN）
D0-D9
加速度输出数据
n-1
B输出数据
n-1
图19 ：数字数据定时，输出数据和独立的总线上的系数数据，两个时钟（ OCLK和
GCLK ）的系数数据， OCLK和全局时钟输入到LM9812 ， OCLK和GLCK相= 180 ° ， RD PIXEL保持低电平。
16
http://www.national.com
