应用信息
1 0操作原理
该LM9801将删除错误和数字化线性CCD
同时提供所有必要的时钟信号像素流
驱动CCD偏移和增益单个像素的错误
在像素速率偏移错误删除被删除
通过相关双采样（CDS ），增益误差
（这可能来自PRNU不均匀的任意组合
照明COS
4
效果RGB过滤器不匹配等）都是重
通过使用一个8位可编程增益扩增的感动
费里（ PGA），在ADC的前
1 1模拟信号路径
（见框图）
来自CCD的模拟输出信号被连接到
该LM9801通过一个0 01操作系统的输入
mF
（典型的见
第4节2
钳位电容的选择
）直流阻塞capac-
itor期间在该CCD的光学黑色像素段
开始每一行的这个输入被钳位到REF
OUT
MID
电压（约2 45V ），该DC OP-恢复
关合作固定CCD的象素流中的参考电平
REF OUT
MID
然后该信号被缓冲并馈送到数字 - 亲
编程4位VGA （可变增益放大器）的增益
VGA是数字编程的16个步骤，从1V V至
3V V的VGA用于补偿峰值白色CCD
输出低于所要求的1 225V满量程
LM9801的最大动态范围，标准杆用时
等位基因的CCD输出的VGA可以微调的幅度
的红，绿和蓝色信号有关的详细说明
VGA的见第4节3
VGA的输出进入CDS（相关Dou-
BLE采样）阶段包括两个采样保持amplifi-
ERS SH参考（参考）和SH信号的参考
该信号的电平进行采样，并通过以SH价保持税务局局长
扣器和有源像素数据进行采样，并通过S保持
H信号电路SH价的输出相减
了SH信号输出和由2的满量程放大
在这一点上信号范围大约是2 45Vp - 对CDS的
降低或消除噪声，包括重新许多来源
集噪声闪烁噪声和高频和低频
像素到像素的偏移量变化有关的详细信息
CDS级见第4节4
在这一点上的补偿电压可通过5比特（4被注入
位
a
征）失调DAC此电压设计的COM
借以补偿任何小型固定的直流偏移的CDS介绍
S HS和X2放大器的最低位的DAC大小AP-
近因0 42 ADC的LSB （ 4毫伏）调整范围
is
g
6月3 ADC的LSB对于偏移的详细说明
DAC见第4 6
下一个阶段是在PGA这是一个可编程增益
放大器，改变增益
在像素速率
纠正
增益误差是由于PRNU照度不均匀（如
COS
4
效果） RGB滤光器的不匹配等增益调整
范围为0 dB至9分贝（ 1V V至3V Ⅴ）与8位分辨率的
和灰的增益数据（校正系数）设置在
该CD0 - CD7总线的增益也可固定在任何值
0分贝和9分贝之间
PGA增益系数
配置寄存器有关的其他信息
PGA见第4节7
约2 LSB （29毫伏）偏移可以在添加
PGA的阶段，如果需要的输出，以确保
偏移大于零这就消除的可能性
负偏移剪辑上最黑暗的输出像素
在胶印更多信息添加位见第4 8
最后PGA的输出由ADC进行数字化，并
在DD0- DD7总线上公布（第4 9 ）
三个基准电压被用于整个信号
路径外部提供的REF IN （ 1 225V ）和间
应受产生REF OUT
MID
（ 2 45V ）和REF OUT
HI
(3 675V)
1 2的CCD的时钟信号
为了最大限度地提高LM9801的灵活性对CCD的
w1
w2
RS和TR脉冲内部具有广泛产生
的选择使得这些信号具有兼容范围
大多数商业线阵CCD在许多情况下，这些输出
信号可以直接与只驱动CCD的时钟输入
之间的串联电阻（用于摆率控制）
LM9801的输出和CCD时钟输入
1 3所述的数字接口
有三个主要部分来的数字接口
LM9801串行接口配置寄存器
在那里所有的器件编程完成一个8位宽的输入
数据总线用于与一个同步增益校正系数
时钟输出（ CCLK）和一个8位的输出数据总线的
随着转化的同步结束最终的像素输出数据
输出信号（EOC）和一个输出使能输入端（ RD）的请
注意， CS输入只影响串行IO - 它没有
输出数据总线输入系数巴士或任何生效
该LM9801的另一部分
2 0数字接口
2 1读取和写入配置寄存器
随着配置寄存器通信完成
通过标准MICROWIRE
TM
串行接口，这IN-
terface也与摩托罗拉SPI兼容
TM
标准
并且是很简单的，以自定义轻松实现
硬件如果需要的话
串行接口时序如图图13A- 13B
和图15A - 15D数据串行发送LSB在前
（请注意，某些微控制器输出数据的MSB
第一次当器件在使用这些微控制器的位
成形寄存器有效逆转）输入数据
锁存SCLK和输出数据的上升沿升级变更
上的SCLK的CS下降沿上课必须是低以使
串行I O
如果SCLK为时钟只发送或接收数据时，
该LM9801和在其他时间保持为低电平，然后CS可以
接低电平永久所示图15A- 15D如果
SCLK是连续的，那么必须将CS用于确定
开头和一个串行字节或字的结束（参见Dia-
克13A- 13B ），需要注意的是CS必须高到低
低到高的转变时， SCLK为低电平，否则
内部位计数器可能会收到一条错误的脉冲引起
在写入或读出操作中的错误
数据可以被传输并在2个8位字节的接收
（典型的用微控制器接口）或1个16位字
（自定义串行控制器）
HTTP
WWW国家COM
20
